您现在的位置: 范文先生网 >> 理工论文 >> 计算机信息技术 >> 正文

新型数字化可编程频率合成器

时间:2007-1-18栏目:计算机信息技术

  摘要:频率合成器是从一个或多个参考频率中产生多种频率的器件。它在信息通信方面得到了广泛的应用,并有新的发展。本文主要介绍新型数字化可编程频率合成器的原理、特点及其在传输测量仪中的应用。关键词:PLL频率合成器可编程控制
  
  随着数字技术的飞速发展,使频率合成技术也跃上了一个新的台阶。传统的频率合成器,通常从一排晶体振荡器产生的各种频率通过开关进行频率混合,或者采用锁相(PLL)技术实现频率合成。如在八十年代初研制的撛夭ㄈ郝纷远馐砸菙中使用的频率合成器即是PLL技术,其原理见图1:
  
  图1采用PPL技术的频率合成器方框图
  
  该合成器是由程序分频器、鉴相器及压控振荡器三大部分组成,从晶振束的100KHz标准信号经100分频后得1KHz的基准频率fR,压控振荡频率f1通过程序分频得到频率fM,fM和fR同时加到鉴相器进行比较。只有当fR和fM完
  
  全同频同相时,环路平衡被锁定,即fR=fM。可见,当环路锁定时,压控振荡器的输出频率完全决定于程序分频器的分频比,即f1=M·fR,只要改变分频比M,便可使f1改变,从而得到所需的各个频率点。在撊郝纷远馐砸菙中,从2.5-4.2MHz频段内,产生43个频率点。
  
  使用PLL技术实现的频率合成器在性能上较之RC、LC振荡源有很大提高,但外围电路复杂,且受外界干扰,分辨率难以提高,其他指标也不理想。近年来,数字化可编程频率合成器(简称DDS)的出现,使频率合成技术大大地前进了一步。96年推出的DDS9850其频率分辨率0.0291Hz,频率准确度可控制到4×109分之一,噪音电平-70dB以下,谐波失真衰减≥55dB,先进的CMOS工艺不仅使AD9850性能一流,而且功耗小,在3.3V供电时,仅为155mW,其基本结构框图见图2。
  
  图2中正弦查询表是一个可编程存储器(PROM),存有一个或多个完整周期的正弦波数据,在时钟fc的驱动下,地址计数器逐步经过PROM,地址中相应的数字信号输入到N位数模转换器(DAC)的输入端,DAC输出模拟信号,经低通滤波器(LPF),可得到一个频谱纯净的正弦波。
  
  图2可编程控制DDS系统
  
  系统的核心是相位累加器,它由一个加法器和一个N位相位寄存器组成,一般为24~32位,每束一个时钟fc相位寄存器以步长M增加。相位寄存器的输出与相位控制字相加,然后输入到正弦查询表地址上,正弦查询表包含一个周期正弦波的数字幅度信息,每个地址对应正弦波中0度~360度范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度信号,驱动DAC输出模拟量。
  
  图3DDS9850功能框图
  
  相位寄存器,每经过2↑N/M个fc时钟后回到初始状态,相应的正弦查询表经过一个循环回到初始位置,整个DDS系统输出一个正弦波,周期为T0=Tc·2↑N/M,频率fout=M·fc/2↑N,相位累加器输出N位并不全部加到查询表,而要截断仅留高端13~15位,减小了查询表长度,但并不影响频率分辨率。DDS9850控制简单,可用8位并行口或串行口直接输入频率,相位等控制数据,其工作原理如图3。
  
  它采用32位相位累加器,截断成14位,输入正弦查询表,查询表输出截断成10位输入到DAC。DAC输出两个互补的模拟电

[1] [2] 下一页

下页更精彩:1 2 3 4 下一页