您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

用CPLD实现单片机与ISA总线接口的并行通信

时间:2007-1-20栏目:电子通信论文

  摘要:介绍了用ALTERA公司MAX7000系列CPLD芯片实现单片机与PC104ISA总线接口之间的关行通信。给出了系统设计方法及程序源代码。
  关键词:CPLDISA总线并行通信
  
  CPLD(ComplexProgrammableLogicDevice)是一种复杂的用户可编程逻辑器件,由于采用连续连接结构,易于预测延时,从而使电路仿真更加准确。CPLD是标准的大规模集成电路产品,可用于各种数字逻辑系统的设计。近年来,由于采用先进的集成工艺和大指量生产,CPLD器件成本不断下降,集成密度、速度和性能大幅度提高,一个芯片就可以实现一个复杂的数字电路系统;再加上使用方便的开发工具,使用CPLD器件可以极大地缩短产品开发周期,给设计修改带来很大方便[1]。本文以ALTERA公司的MAX7000系列为例,实现MCS51单片机与PC104ISA总线接口的并行通信。采用这种通信方式,数据传输准确高速,在12MHz晶振的MCS51单片机控制的数据采集系统中,可以满足与PC104ISA总线接口实时通信的要求,通信速率达200Kbps。
  
  1系统总体设计方案
  
  用CPLD实现单片机与PC104ISA总线接口的并行通信,由于PC104主要完成其它方面的数据采集工作,只是在空闲时才能接收单片机送来的数据,所以要求双方通信的实时性很强,但数据量不是很大。因此在系统设计中,单片机用中断方式接收数据,PC104采用查询方式接收数据。系统设计方案如图1所示。
  
  在单片机部分,D[0..7]是数据总线,A[0..15]是地址总线,RD和WR分别是读写信号线,INT0是单片机的外部中断,当单片机的外部中断信号有效时,单片机接收数据。
  
  在CPLD部分,用一片MAX7000系列中的PM7128ESLC84来实现,用来完成MCS51与PC104ISA总线接口之间的数据传输、状态查询及延时等待。
  
  在PC104ISA部分,只用到PC104的8位数据总线D[0..7],A[0..9]是PC104的地址总线;/IOW和/IOR是对指定设备的读写信号;AEN是允许DMA控制地址总线、数据总线和读写命令线进行DMA传输以及对存储器和I/O设备的读写;IOCHRDY是I/O就绪信号,I/O通道就绪为高,此时处理机产生的存储器读写周期为4需5个时钟周期,MCS51通过置此信号为低电平使CPU插入等待周期,从而延长I/O周期;SYSCLK是系统时钟信号,使系统与外部设备保持同步;RESETDR是上电复位或系统初始化逻辑信号,是系统总清信号。
  
  2基于MAX+plusII的硬件实现
  
  ALTERA公司的CPLD开发工具MAX+plusII,支持多种输入方式,给设计开发提供了极大的方便,因此本系统采用MAX+plusII进行设计。系统的主体部分用原理图输入方式,由于库中提供现成的芯片,所以使用很方便。原理图输入部分如图2和图3所示。图2主要完成单片机与ISA接口通信中的数据传输和握手判断。在图2中,各信号说明如下:
  
  D[0..7]单片机的8位双向数据总线;
  
  PCD[0..7]ISA接口的8位双向数据总线;
  
  PCRDISA接口的读有效信号;
  
  PCWRISA接口的写有效信号;
  
  STATEISA接口的查询选通信号,用来判断单片机已写数据或读走数据;
  
  PCSTATE单片机用此查询ISA接口已取走数据;
  
  MCURD单片机的读有效信号;
  
  MCUWD单片机的写有效信号;
  
  INT0单片机的外部中断信号。
  
  当MCUWR信号有效时,单片机把数据锁存于74LS374(1)中,此时PCSTAE变为高电平;PC104用STATE信号选通74LS244来判断数据位PCD0是否为高电平,如果为高,说明单片机送来了数据,则使PCRD有效,从数据锁存器74LS374(1)中取走数据,此时PCSTATE变为低电平,单片机通过判断此信号为低电平来判定PC104已取走了数据,此时可以发下一个数据。
  
  当PCWR信号有效时,PC104把数据锁存于74LS374(2)中,此时INT0变为低电平;单片机产生外部中断,使MCURD信号有效,从数据锁存器74LS374(2)中取走数据。此时INT0变为高电平,PC
  
  
  
  104用STATE信号选通74LS244判断数据位PCD1是否为高电平,如果为高电平,则说明单片机取走了数据,可以发送下一个数据。
  
  PC104与单片机进行通信,最关键的就是速度匹配问题。由于PC104的速度快,而单片机的速度较慢,所以要在PC104的IOCHRDY处插入等待周期。如图3所示,各信号说明如下:
  
  IOCHRDY用来使ISA接口等待5个时钟周期;
  
  DLY_D延时输入信号;
  
  DLY_CL延时等待时钟信号;
  
  DLY_CLR等待清除信号,为开始下一次送数据其做准备;
  
  DELAY延时5个时钟周期后的输出信号,作为DLY_CLR信号的输入;
  
  SYSCLKISA接口的系统时钟信号。
  
  在MCS51与PC104进行通信的过程中,DLY_D信号一直有效(

[1] [2] 下一页

下页更精彩:1 2 3 4 下一页