您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

基于Z85C30的多协议串行通信设计

时间:2007-1-20栏目:电子通信论文

  摘要:简要从硬件和软件两方面介绍一种嵌入式的多协议串行通信设计方案。该设计方案采用多协议串行通信控制器Z85C30及外围电路开发,通过软件编程,可满足各种串行通信要求,如异步、按字节同步、按位同步等通信格式。
  关键词:嵌入式系统串行通信控制器(SCC)Z85C30
  
  引言
  
  我们在嵌入式系统的开发过程中,经常需要设计串行通信口,用以同其它设备或计算机网络交换数据。针对不同的应用场合及不同的通信格式,在硬件设计方面有许多不同的芯片可供选择,如Intel8251A、Intel8274、Intel82530等。采用ZILOG公司的串行通信控制器Z85C30进行设计,和其它器件相比,具有功能强、速度快、外部逻辑少等优点。
  
  1串行通信控制器Z85C30介绍
  
  Z85C30是ZILOG公司推出的一种串行通信控制器(SCC)。它具有双通道,适用于8位、16位处理器的系统,能够完成串行到并行、并行到串行的转换。Z85C30能够处理诸如异步格式、面向字节的同步规程(如IBM双同步规程)、面向比特的同步规程(如HDLC、SDLC);能够产生、检查CRC循环冗余检验码。
  
  Z85C30每个通道有14个写寄存器、7个读寄存器。通过对其编程,可将通信控制器配置满足各种格式,如数据长度、停止位的位数、有无奇偶检验等。
  
  1.1Z850C30主要性能
  
  ①同步速率。16MHz时钟下,传输速率达4Mb/s;使用16MHz时钟,传输速率达1Mb/s(FM编码);使用16MHz时钟,传输速率达500Kb/s(NRZI编码)。
  
  ②异步性能。每个字符5、6、7或8位;1/2或2位停止位;奇或偶校验;1、16、32、64倍时钟格式;断点产生和测试;奇偶、超载和帧出错测试。
  
  ③按字节同步性能。内同步或外同步;1或2个同步字符;自动CRC产生、测试。
  
  ④SDLC/HDLC性能。异常中止序列的产生和检测;“0”的自动插入和删除,报文间标志的自动插入,地址段的识别,信息段剩余管理,CRC产生、测试;具有EOP识别/循不入口和出口的SDLC方式;可选NRZ、NRZI、曼彻斯特或FM编/解码;具有时钟恢复能力的数字锁相环;具有自动回波和局部回送的诊断能力。
  
  另外,Z85C30能在SDLC/HDLC方式下更高效地工作,如果有10×19位SDLC/HDLC帧状态FIFO,14位SDLC/HDLC帧计数器,自动SDLC/HDLC标志发送,自动复位SDLC/HDLCUnderrun/EOM标志,自动预置SDLC/HDLCCRC等。
  
  1.2Z85C30主要引脚简介
  
  Z85C30引脚按功能分为7组:数据地址总线、总线时序和复位、控制引脚、中断控制、串行数据、通道控制引脚和时钟引脚,如图1所示。Z85C30引脚定义如图2所示。
  
  D7~D0:数据地址总线,用于传送命令和数据。
  
  RD、WR:读、写信号,用于对Z85C30的寄存器操作,低电平有效。
  
  CE:片选信号。
  
  A/B:A、B通道选择,低电平表示选择B通道

[1] [2] [3] 下一页

下页更精彩:1 2 3 4 下一页