用CPLD实现DSP与PLX9054之间的连接
ＨＨＷＩＬ：半字确认输入，“０”，“１”分别表示一次字传输的第一个半字和第二个半字；
ＨＲ／Ｗ：读／写选择；
ＨＲＤＹ：就绪状态标志；
ＨＩＮＴ：中断标志，ＤＳＰ向主机提出中断；
ＨＡＳ：区别地址／数据复用总线的数据与地址；
ＨＤＳ１，ＨＤＳ２，ＨＣＳ：数据选
通输入，三者配合可用于产生一个ＨＰＩ内部选通信号ＨＳＴＲＯＢＥ：
ＨＳＴＲＯＢＥ ＝[ＮＯＴ（ＨＤＳ１ ＸＯＲ ＨＤＳ２）] ＯＲ ＨＣＳ；
对于一个写ＨＰＩ口的操作，应首先使能ＨＣＳ，变化ＨＤＳ１或ＨＤＳ２，可使ＨＳＴＲＯＢＥ信号产生一个下降沿，ＨＰＩ口在这个下降沿采样控制信号ＨＣＮＴＬ１：０、ＨＨＷＩＬ和ＨＲ／Ｗ，同时在使能ＨＣＳ的同时扇出ＨＲＤＹ，以使主机进入等待状态，直到ＨＲＤＹ产生下降沿，表明ＨＰＩＤ已清空，可以接收新的数据。此时ＨＳＴＲＯＢＥ也将产生一个上升沿，并采样ＨＤ１５：０上的数据并将其送入ＨＰＩＤ，以完成第一个半字的写入。对于第二个半字的写入，由于３２ｂｉｔ的ＨＰＩＤ已经清空，可以直接写入数据，不会出现未准备好的情况，所以ＨＲＤＹ一直保持为低，与第一个字节的写入相同，该操作也在ＨＳＴＲＯＢＥ的下降沿采样控制信号，并在ＨＳＴＲＯＢＥ的上升沿采样数据总线ＨＤ[１５：０]的数据并送入ＨＰＩＤ，以完成一个３２ｂｉｔ的写入操作。
图3
对于读ＨＰＩ的操作，当ＨＣＳ有效且在主机不采用地址自增方式从ＨＰＩＤ执行读操作时（ｃａｓｅ１），ＨＰＩ会向内部地址产生电路送一个读请求，ＨＣＳ的下降沿可使ＨＲＤＹ变为高电平，直到内部地址产生电路将请求的数据载入ＨＰＩＤ，ＨＲＤＹ变为有效状态为止，此时数据线上的数据为读出的数据，而且该数据将保持有效直到ＨＳＴＲＯＢＥ上升沿采样数据后１０ｎｓ左右。由于在第二次读操作开始时，数据已经出现在ＨＰＩＤ上了，因此，第二个半字的读操作将不会遇到未准备好的情况；在ＨＰＩＤ以地址自增方式进行读操作时，ＨＣＳ在整个多个字节的传输过程中始终保持有效，一旦完成现在的读操作，下一地址的数据马上被取出。因此，完成现在读操作的第二个半字的传输之后（在ＨＳＴＲＯＢＥ的第二个上升沿），将由ＨＳＴＲＯＢＥ的下降沿（通过变化ＨＤＳ１或者ＨＤＳ２来产生）扇出ＨＲＤＹ信号，以用于指示ＨＰＩ正忙于数据的预读取。
图３是ＨＰＩ的读、写时序图，这里ＨＡＳ一直接高电平。
２ 设计实现
该系统中ＣＰＬＤ的功能主要是完成ｌｏｃａｌ ｂｕｓ端和ＨＰＩ端口之间控制信号和数据总线的连接，并保证数据传输的可靠性。通过以上对ｌｏｃａｌ ｂｕｓ和ＨＰＩ读写时序的分析可见，一些关键信号，如ＨＣＳ、ＲＥＡＤＹ、ＨＲＤＹ的时序设计很重要，实际上，整个ＣＰＬＤ设计的主要任务也是围绕这几个信号的设计展开的。
图4
由ＨＣＳ、ＨＤＳ１和ＨＤＳ２共同作用产生的ＨＰＩ口内部信号ＨＳＴＲＯＢＥ的上升沿和下降沿，直接控制着送入ＨＰＩ端口的数据信号和控制信号，而且ＨＳＴＲＯＢＥ变化速率决定了数据传输的速率，由此可见，该信号是一个非常关键的信号。这里ＨＣＳ信号作为字节传输标志信号，它在一次数据传输的过程中始终保持有效。而在数据传输结束之后，将ＨＣＳ拉高即可控制ＨＲＤＹ信号，以使其恢复到初始状态，从而为下一次的读写操作做好准备。设计时，可用ＨＤＳ１或ＨＤＳ２中的一个固定接至高电平，另一个用来控制ＨＳＴＲＯＢＥ以产生上升沿和下降沿。笔者在设计时将ＨＤＳ１固定接高电平，并由ＡＤＳ和ＨＲＤＹ信号产生逻辑来控制ＨＤＳ２信号。当ＨＲＤＹ处于无效状态（即ＨＰＩ端口未准备就绪）时，ＨＤＳ２信号不变，不采样任何信号；而当ＨＲＤＹ有效时，ＨＤＳ２信号同ＡＤＳ信号保持一致，并在ＡＤＳ的下降沿采样控制信号，在上升沿采样数据信号。另外，在一次传输开始之前和结束之后，ＨＤＳ２都要保持为高电平。
对于其它一些控制信号（如高低字节标志信号ＨＨＷＩＬ），由于它们是随着ＨＳＴＲＯＢＥ上升沿的出现不断产生０和１的交替变化，所以，可用ＨＤＳ２作为时钟输入的两分频电路来产生ＨＨＷＩＬ；而ｌｏｃａｌ ｂｕｓ申请应答信号ＬＨＯＬＤＡ，则可由ＬＨＯＬＤ信号经一个ＬＣＬＫ的延迟后输出产生；ＨＣＮＴＬ[０：１]接两根地址线，以便由上层驱动程序来控制对ＨＰＩ口内部不同寄存器的访问，并由ＬＷ／ Ｒ
- 上一篇论文： 基于高速串行BCD码除法的数字频率计的设计
- 下一篇论文： 在系统可编程通用数字开关ispGDS14的原理及应用