您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

MAX8529及xDSL调制解调器中的1.5MHz双路降压型控制器

时间:2007-1-20栏目:电子通信论文

而第二个高侧MOSFET(REG2)则在时钟的下降沿接通。在每一个高侧MOSFET接通期间,相应的感应电流斜坡上升。(范文先生网www.fwsir.com收集整理)

在开关周期的第二半周,高侧MOSFET关闭,低侧MOSFET接通,感应电流斜坡下降,能量释放并提供输出电流。在过载情况下,当感应电流超出选择的谷电流门限时,在相应的时钟边沿,高侧MOSFET仍不导通,而低侧MOSFET则保持导通以使感应电流继续下降。

2.2 MAX8529引脚说明

MAX8529的

引脚排列如图2所示,各引脚的功能如下:

1,12脚(COMP2,COMP1):分别为调节器2、1的补偿端;

2,11脚(FB2,FB1):分别是调节器2、1的反馈输入端,这两个引脚分别接在REG2、REG1到GND之间的一个电阻分配器上,可用于调节输出电压(1V~18V)。

3,10脚(ILIM2,ILIM1):分别是调节器2、1的限流调节端。若分别连接ILIM2、ILIM1至VL,那么,PGND-LX2、PGND-LX1的限流门限默认值为100mA。分别在ILIM2、ILIM1端到GND之间连接一个电阻RILIM2和RILIM1,则可将REG2、REG1的限流门限VITH2和VITH1调至50mV(RILIM2=100kΩ)至 300mV(RILIM2=600kΩ)。

4脚(OSC):振荡输入端。由于控制器通过振荡器分频来产生时钟信号,因此开关频率等于同步频率的一半(fSW=fOSC/2)。在OSC至GND之间连接一个电阻ROSC,可以产生600kHzROSC=10kΩ~1500kHzROSC=4kΩ的开关频率。当连接一个外部时钟至SYNC时,控制器仍要求有ROSC,而且选择ROSC应满足SYNC一半的输入。

5脚(V+):输入电源电压(4.75V~23V)。

6脚(REF):2V参考输出。使用时应通过一个0.22μF或更大的陶瓷电容连接到GND。

7脚(GND):模拟地。

8脚(CKO):时钟输出,用于外部2相或4相同步时钟输出。

9脚(SYNC):同步或可选时钟输入。SYNC有三种操作模式,连接SYNC到一个1200kHz~2800kHz的时钟可以进行外部同步;连接SYNC到GND可以作为一个主控制器的2相操作;连接SYNC到VL则可作为一个主控制器的4相操作。

图3

    13脚(RST):上电复位端。当两个输出电压低于调节点10%以上时, RST为低电位。当系统完成软启动后,两个输出电压超出正常输出电压(VFB—>0.9V)的90%,那么,系统将在一个140ms延迟以后把RST变为高阻状态,并在两个输出保持稳定时维持高阻状态。在RST与逻辑输入之间连接一个电阻可以产生逻辑电平。

14,23脚(DH1,DH2):分别是调节器1/2的高侧栅驱动器输出端,DH1一般在LX1与BST1之间变动,而DH2则通常在LX2和BST2之间变化。

15,22脚(LX1,LX2):分别是调节器1/2外部感应器的连接端,可以将LX1/LX2分别连接到感应器的开关端,以便使LX1、LX2作为较低的输入源来驱动DH1、DH2高侧栅驱动器。

16,21脚(BST1,BST2):分别是调节器1/2的升压快速电容连接端,设计时,在BST1至LX1端和BST2至LX2端应分别连接一个外部陶瓷电容。

17,20脚(DL1,DL2):分别是调节器1/2低侧栅驱动器输出端,DL1、DL2的输出电压一般在PGND与VL之间变动。

18脚(PGND):电源地。

19脚(VL):内部5V线性调节器输出端。

24脚(EN):高电平使能端。当该端为逻辑低电平时,电路中的两个控制器将被关闭。而当该端连接至VL时,操作则将一直保持。

上一页  [1] [2] [3] 下一页

下页更精彩:1 2 3 4 下一页