您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

基于TMS320C6701控制多片AD9852的接口电路的设计

时间:2007-1-20栏目:电子通信论文

摘要:提出了利用数字信号处理芯片TMS320C6701控制三片直接数字频率合成器AD9852的接口电路设计方案,重点分析了使多片AD9852同步工作的关键技术。

    关键词:DDS AD9852 DSP TMS320C6701 同步

直接数字频率合成器(DDS)因具有频率转换时间短、频率分辨率高、输出相位连续、可编程控制和全数字化结构、便于集成等优越性能,在雷达、通信、电子对抗等电子系统中应用越来越广泛。目前,在相控阵雷达和多路信号波形发生器等一些应用场合,开始出现同时使用多片DDS芯片输出多路同步信号波形的趋势。笔者在三通道雷达中频信号模拟器的设计中,使用数字信号处理芯片TMS320C6701对三片直接数字频率合成器芯片AD9852同时进行控制的接口电路,研究了对多片AD9852芯片输出模拟信号实现相位同步的几项关键技术。本文就这一接口电路作介绍。

1 AD9852和TMS320C6701简介

该系统选用的直接频率合成器是AD公司生产的AD9852,它能产生频率、相位、幅度可编程控制的高稳定的模拟信号。在最高系统时钟300MHz时,输出频率的范围可达DC-120MHz,精度可达1.066μHz,频率转换速度可达每秒1×10 8个频率点;具有14位数控调相和12位数控调幅功能;具有相移键控(PSK)、扫频功能(CHIRP)和频移键控(FSK)功能。

该系统选用的数字信号处理芯片(DSP)是TI公司生产的高速浮点TMS320C6701,其内部CPU集成了8个并行功能单元,配有32个32位通用寄存器,它在6ns周期时间里最多可同时执行8条32位指令,其运算能力可达1G FLOPS;存储器寻址空间为32位,可寻址8/16/32位数据;有4个自加载的DMA传输通道。

2 TMS320C6701与AD9852接口电路

TMS320C6701是本系统的控制中心,其主要功能是将控制信号和信号波形参数发送到AD9852内部相应的控制寄存器,二者的接口电路原理框图如图1所示。
(范文先生网www.fwsir.com收集整理)
    对AD9852内部控制寄存器可以进行并口或串口的读写操作。因为AD9852的串口传输速率最大仅为10MHz,而并口传输速率可达高达100MHz,为了提高DSP对AD9852的控制速度,本系统采用了并行接口方式,三片AD9852的8位数据总线同时占用DSP数据总线的D0~D7位,它们的6位地址总线同时点用DSP地址总线的A2~A7位。由于AD9852器件没有片选输入信号。需要利用DSP的写信号/AWR、片选信号/CE0和高位地址数据线的第A21~A20位,并由EPLD对其进行译码要成WRB NO.1、WRB NO.2和WRB NO.3写信号,分别控制三片AD9852器件的写信号WRB,该写信号负责把数据总线上的数据写入到AD9852的I/O缓冲寄存器中数据总线上数据写入到AD9852的I/O缓冲寄存器中进行缓存,这样就实现了片选不同AD9852芯片目的。

TMS320C6701还控制EPLD产生三片AD9852需要的复位信号RESET和外部更新时钟EXT I/O UPDATECLK。为了使三片AD9852和EPLD之间系统时钟同步,它们的外部参考时钟REFCLK由同一个50MHz的温补晶振提供。

3 三片AD9852同步工作的关键技术

为了实现三片AD9852输出信号波形相位同步,必须保证所有的AD9852芯片在同一个系统时钟节拍下工作,每个AD9852的系统时钟之间的相位误差应该最大不超过一个周期。AD9852内部系统时钟形成原理图如图2所示。AD9852有关分或单端两种参考时钟形式,它们既可以直接形成系统时钟,又可以通过参考时钟倍频器倍频后形成系统时钟,选择哪种参考时钟和是否通过参考时钟倍频器倍频可由用户根据需要自行设置;异步的外部更新时钟经过边沿检测电路后与系统时钟同步,形成上升沿,触内部控制寄存器更新内容。从上述分析中可以看出,只有三处AD9852芯片参考时钟同步,才能避免它们系统时钟彼此之间不同步。下面介绍影响三片AD9852芯片同步工作的几个关键信号。

3.1 参考时钟信号

实现多片AD9852芯片同步的首要要求是每个AD9852的输入参考时钟之间必须有最小的相位差。本系统要求用一个时钟信号源产生四路相干时钟分别分配给EPLD和三片AD9852,这给保证时钟信号的驱动能力和信号完整性带来了难度。本系统的解决办法是将温补晶振产生的信号首先传送到一个零延迟时钟驱动芯片

[1] [2] [3] 下一页

下页更精彩:1 2 3 4 下一页