您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

基于AD6644的中频数字处理模块的设计

时间:2007-1-20栏目:电子通信论文

  摘要:AD6644是Analog Devices公司推出的新型ADC器件,具有精度高、转换速度快等特点,是当前用于中频数字处理的优选器件。阐述了基于AD6644的数字接收系统的组成,并详尽说明了中频数字处理模块及接口的设计。
  
  关键词:A/D转换 中频数字处理 数字信号处理器(DSP)
  
  随着高速A/D转换技术和DSP技术的发展,中频数字处理技术亦得到发展。中频数字处理技术是提高现代通信接收机性能的重要技术之一。作为中频数字处理的核心器件,早期的A/D转换器由于速度和精度的限制,难以满足中频数字接收机高速数字化的要求。本文将以基于软件无线电技术的差分跳频电台中频数字接收机为例,给出一种基于新型ADC器件-AD6644的中频数字处理模块的设计方案。
  
  1 系统总体结构设计
  
  本方案的中频数字接收系统结构如图1所示。因差分跳频系统是一种异步跳频系统,省去了同步电路,结构得以简化。该系统主要由射频前端、中频预处理和中频数字处理三部分组成。系统主要功能为:工作在短波频段(2——30MHz),对跳频速率为5000跳/s、带宽为2.56MHz的信号进行不低于12bit的采样,以合适的数据率送入DSP,然后由DSP完成各种算法处理。
  
  射频信号先经过2——30MHz的前置滤波放大电路放大。为了有效抑制组合频率干扰和副波道干扰,本系统的中频预处理部分采用高中频方案3。信号经滤波放大后,再经二次下变频得到5.12MHz的低中频信号。该信号经带通滤波放大电路后,进入A/D采样。为了保证不发生频谱混叠,设计ADC的采样速率为8倍于信号带宽,即20.48MHz.关于二中频选择及采样速率的确定,请参见参考文献3,这里不再赘述。采样后的数据率达到14bit×20.48MHz=286.72Mbit/s,经FIFO缓冲后,送入DSP进行正交变换、FFT、频点识别和解跳、信道译码等处理。下面着重就中频数字处理模块的硬件实现进行详细说明。
  
  图2 AD6644内部结构框图
  
  2 中频数字处理模块硬件电路设计
  
  由图1可以看出,中频数字处理模块的主要功能是对5.12MHz中频的带通信号进行A/D转换,将采样数据经缓冲送入DSP进行处理。硬件设计主要包括ADC、FIFO、DSP三种器件的使用以及它们之间的两个接口,下面分别介绍。
  
  2.1 ADC器件
  
  ADC的采样率要求20.48MHz.对于2——30MHz的HF信号,在该采样速率下,要求ADC器件的动态范围达到60——90dB.美国AD公司的AD6644是理想的选择。
  
  AD6644是一种具有14位精度、最高采样率为65MSPS的A/D转换器。主要特性有:多音无杂散动态范围(SFDR)达到100dB,典型SNR为74dB,功率耗散为1.3W,数字采样输出为2的补码格式,并且有数据输出指示信号DRY.
  
  AD6644片上提供了采样保持电路和基准电位,使其能成为一个完整的A/D转换解决方案。AD6644的转换灵敏度达到134μV,在奈奎斯特带宽上获得了100dB的SFDR,大大增强了当其输入端存在杂散分量时从中检测出有用小信号的能力,这种突破性的改进放宽了多模数字接收机(软件无线电)的性能瓶颈。AD6644内部采用三级子区式转换结构,既保证了精度又降低了功耗。其内部结构框图如图2所示。
  
  2.1.1 采样电路
  
  AD6644的采样时钟要求质量高且相位噪声低,如果时钟信号抖动较大,信噪比容易恶化,很难保证14位的精度。为了优化性能,AD6644的采样时钟信号采用差分形式。时钟信号可通过一个变压器或电容交流耦合到ENCODE和ENCODE引脚,这两个引脚在片内被偏置,无需外加偏置电路。为了提高时钟信号的差分输入质量,本设计采用了Motorola公司的低压差分接收芯片MC100LVEL16.整个AD6644的采样电路如图3所示。由于采样电路的性能关系到最后的采样精度,所以在布线时,应保证从晶振到时钟输入脚距离尽量短,采样电路与其它数字电路尽量隔离。在整个采样电路下应大面积辅铜接地,以降低可能受到的电磁干扰,同时也可降低对其它电路的干扰。
  
  2.1.2 模拟信号输入
  
  作为新型的高速、大动态范围ADC,AD6644的模拟信号输入也要求差分形式。这样在模拟信号阶段,差分信号可以滤掉偶次谐波分量、共模的干扰信号(如由电源和地引入的噪声),对晶振的反馈信号也有很好的滤波作用,有利于提高AD6644性能。
  
  AD6644的模拟输入电压在芯片内部被偏置到2.4V,驱动AD6644的模拟信号通过交流耦合送进输入端。AD6644的差分输入阻抗为1k
  
  Ω,差分输入电压的峰-峰值为1.1V,所以模拟输入的功率为-2dBm,这大大简化了模拟信号驱动放大电路。充分利用AD6644输入阻抗高的优点,根据变压器阻抗变换和最佳阻抗匹配理论,在实际应用中可采用如图4所示的参考电路,则信号输入端可接匹配阻抗为50Ω、满量程驱动功率约为4.8dBm的模拟信号源。变压器次级的串联电阻起隔离和限流作用。
  
  2.1.3 应用注意事项
  
  AD6644的供电电源必须稳定性好,由于电源的高频分量容易产生辐射,所以在靠近AD6644各电源引脚的地方,应放置0.1μF的去耦电容。为了防止高速的数字输出变化将开关电流耦合进模拟电源,AD6644的数字电源和模拟电源应该分开。模拟电源应该在5V

[1] [2] [3] 下一页

下页更精彩:1 2 3 4 下一页