您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

MPC850中复位逻辑和CPM协议切换的CPLD实现

时间:2007-1-20栏目:电子通信论文

摘要:介绍了用CPLD辅助设计在嵌入系统中进行曲MPU复杂逻辑功能设计的总体方案,给出了通过对XC95144中复用控制寄存器进行配置以实现MPU复位逻辑和CPM协议切换的实现方案和设计要点。

    关键词:MPU CPM CPLD 复位逻辑性I/O口 MPC850

1 引言

近年来,微处理器(MPU)在嵌入式系统研发中所占地位越来越重要,很多应用场合对MPU的处理速度、集成密度也提出了更高的要求。Power PC系列MPU是Motorola公司推出的面向嵌入式应用的专用MPU,它在片内集成了基于RISC体系的微处理器的内核和支持多种通信协议的通信处理器(CPM),具有强大的通信和网络协议处理能力,可广泛应用于通信和网络产品中。CPLD(Complex Programmable Logic Device)是一种复杂的用户可编程逻辑器件,和FPGA相比,由于采用连续连接结构,易于预测延时,从而使电路仿真更加准确。近年来,由于采用先进的集成工艺和大批量生产,CPLD器件成本不断下降,集成密度、速度和性能大幅度提高,一个芯片就可以实现一个复杂的数字电路系统,再加上使用权方便的开发工具,因此使用权CPLD器件可以极大地缩短产品开发周期,给设计修改带来很大方便。
(范文先生网www.fwsir.com收集整理)
    嵌入式系统常用MPU和CPLD联合设计。现以PowerPC系列MPC850和XILINX公司的XC95144XL为例来介绍实现MPU功能的CPLD辅助设计方法。实际上,MPC850的外部复位和通信模块(CPM)的设计在整个系统设计中占用重要地位,也是调试硬件中最容易出问题的环节。本文将对MPC850的外部复位逻辑和通信模块的复用作一探讨,并给出了这两部分的CPLD逻辑实现方法。

2 MPC850的复位逻辑和CPLD实现

2.1 复位逻辑

MPC850内部的复位时钟具有复位控制逻辑,以及决定复位起因、同步和相应复位的逻辑模块。概括起来,MPC850总共具有以下复位源:

*上电复位;

*外部硬复位;

*内部硬复位:包括失锁、软件看门狗复位、校验停复位、调试口硬复位;

*JTAG复位;

*外部软复位;

*内部软件复位:指调试口软复位。
MPC850中复位逻辑和CPM协议切换的CPLD实现
    设计中需要用户参与的主要是上复位和外部硬复位。其中上电复位的复位过程如下:

(1) 产生上电复位信号PORESET

(2) PORESET有效,CPU配置SCCR寄存器,PORESET保持时间至少在3μs以上。

(3) PORESET无效后,CPU采用MODCK(时钟模式配置)并锁存,同时初始化时钟。

(4) CPU驱动HRESET和SRESET信号512个时钟周期,512周期结束后,如果RSCONF信号接低,则CPU从数据总线上采样配置数据,并将内部产生 的HRESET和SRESET信号置为无效;如果RSCONF信号接高,则CPU按内部缺省值进行配置。

(5) 计数器计数16个时钟周期,然后采样外部硬复位信号和外部软复位信号,如果存在职效的外部硬复位信号或软复位信号,则计数器清0,并重新计数,否则跳出,执行正常操作。

系统中硬件复位主要用于在CPU感知外部硬复位信号有效后,产生内部硬复位信号,然后按照上述上电复位步骤从第4步开始执行。其时序图如图1所示。

可见,相比一些常用的MPU器件,MPC850的复位逻辑比较复杂,而且对复位控制的时序有严格的要求。通常的设计需要较多的外部器件来实现逻辑控制,而采用

[1] [2] [3] 下一页

下页更精彩:1 2 3 4 下一页