您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

基于模糊控制的迟早门同步器及其FPGA实现

时间:2007-1-20栏目:电子通信论文

摘要:介绍了迟早门同步器的基本工作原理,提出了在迟早门同步器中引入模糊逻辑控制获得较小相位抖动的方法,给出了迟早门同步器在FPGA上的具体实现。

    关键词:符号同步 模糊控制 FPGA

在数字通信系统中,必须以符号速率对解调器的输出进行周期性地采样。为此,接收器需要一个采样时钟信号,这个时钟信号的频率和符号速率相等,相位则必须保证采样时刻是最佳的。在接收器中获得这个采样时钟的过程被称为符号同步或符号定时恢复。迟早门(Early-late Gate)是实现符号同步的重要方法之一,广泛运用于各种数字通信系统中。本文提出的基于模糊控制的迟早门与传统的迟早门相比,具有同步速度快、过冲小、相位抖动小等优点。在其FPGA实现中,采用了离线计算实时查表控制的方法,并针对实际应用的情况,将控制表转化为逻辑方程,进一步简化了电路。

1 迟早门简介

一阶闭环平衡双积分型迟早门结构如图1所示。
(范文先生网www.fwsir.com收集整理)
    早门累加器和迟门累加器分别在两个连续的半符号周期内对输入数据的采样值进行累加,即计算前半符号周期和后半符号周期内接收到的信号的能量,它们与一个减法器共同构成了相位检测器。为了保证相位检测的有效性,采样时钟的频率必须是符号速率的偶数倍,一般至少要为8倍。如果接收到的信号为连续的0或1,那么相位误差Δe为零;如果接收到的信号中0、1交替出现,那么相位误差Δe可能不为零。误差累加器和比较器构成了一阶低通环路滤波器,相位误差累加值与一个门限值比较,产生的差值控制本地生成的数据时钟相位。相位误差累加值的符号决定数据时钟的相位是前移还是后移,每次相位调整的幅度是固定的,调整的门限值也是固定的。控制逻辑根据本地生成的数据时钟决定早门累加器、迟门累加器和误差累加器的工作时序。

若迟早门的采样周期为Ts,数控振荡器的调整幅度为d,则由于迟早门相位调整造成的接收数据时钟的相位抖动为d·Ts。如果调整幅度d较大,则数据时钟可以很快地同步上,但是相位抖动就会比较大。如果调整幅度d较小,则相位抖动较小,但是数据时钟可能需要较长的时间获得同步。

2 迟早门的模糊控制设计

同步速度和相位抖动是制约迟早门性能得以提高的主要因素。为了实现较小相位抖动要求下的快速同步,可以采用自适应技术,在相位捕捉阶段使用较大的调整幅度,在相位跟踪阶段使用较小的调整幅度。本文提出了一种基于模糊控制的方法,同样可以达到自适应的效果,而且鲁棒性好、易于实现。

基于模糊控制的平衡双积分型迟早门结构如图2所示。

在结构上,基于模糊控制的迟早门用两个相位误差寄存器取代了传统迟早门的相位误差累加器,用一个两输入、单输出的模糊控制器取代了传统迟早门的简单比较器。该模糊控制器的输入为相位误差累加值的当前值Δe(n)和前一次计算值Δe(n-1),输出为数控振荡器的调整幅度值d。用三角形隶属度函数将输入变量Δe模糊分割为负大(NB)、负小(NS)、零(ZR)、正小(PS)、正大(PB)五种取值,模糊分割的图形表示如图3所示。输出变量d被模糊分割为负大(NB)、负中NM、负小(NS)、零(ZR)、正小(PS)、正中PM、正大(PB)七种取值,模糊分割的图形表示如图4所示。

模糊控制器的控制规则表如表1所示。

表1 模糊控制规则表相位误差Δe(n-1)

相位误差Δe(n) DCO调整幅度d NB NS ZR PS PB NB PB PB PM PM PS NS PB PM PM PS PS ZR PM PS ZR NS NM PS NS NS NM NM NB PB NS NM NM NB

[1] [2] 下一页

下页更精彩:1 2 3 4 下一页