您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

Trimedia DSP芯片JTAG接口的仿真器设计

时间:2007-1-20栏目:电子通信论文

摘要:提出Trimedia DSP芯片硬件仿真器的硬件电路组成和接口软件设计;介绍JTAG接口的标准、工作原理及在芯片中的实现。

    关键词:Trimedia DSP的JTAG接口 EPP模式的并行口 硬件仿真器

Trimedia集成电路是Philips公司新近推出的针对多媒体应用的一种高性能DSP。它能够进行高质量的视频和音频处理,可以通过在线调试工具——JTAG来开发Trimedia DSP的各种资源和调试各种应用程序。为了能够满足研发、生产上对系统编程及工程上对现场调试的需要,开发了使用方便、成本低的仿真器。

1 仿真器硬件电路组成

图1为系统的组成框图。整个仿真器的功能可以由1片可编程逻辑器件来完成。图1中有两个接口:一个与Trimedia DSP的JTAG接口相连,另一个连接到计算机的并行接口。

之所以采用计算机的增强型并行接口,是因为现在一般的计算机都有如下几种端口:串行接口、并行接口、USB接口。串行接口速度不高,无法满足JTAG仿真器快速下载的要求;普通的并行接口,数据传输速率限制在50~150kbps,也无法满足JTAG仿真器快速下载的要求;USB接口是种快速的计算机接口,最高速率可以达到12Mbps,但由于该接口速度是在数据以块方式传输时实现的,无法满足快速读写转换的要求,所以,也无法达到我们要求的数据传输速率。而且一般的PC上都安装了具有EPP和ECP功能的I/O控制器,在EPP模式下,可以只用1个IN或OUT指令来向I/O控制器传输1个字节的数据,然后I/O控制器将会处理握手信号并产生选通信号。显然,在这种机器上的数据传输速度受到指令执行速率的限制。通常在同时代的机器上很容易获得1~1.75Mbps的数据传输速率。可见,增强型并行接口能够满足我们的需求,而且用EPP模式的并行接口进行开发的难度较小。

图1 系统的组成框图

    图2为仿真器硬件线路图。

TCK:测试时钟,为TAP的控制器和寄存器提供测试参考时钟,在TCK的同步作用下通过TDI和TDO引脚串行移入或同数据及指令。

TMS:模式输入信号,在TCK的上升沿时刻TMS的状态决定了TAP控制器即将进入的工作状态。

TDI:指令和数据寄存器的串行输入端,TAP的控制器的当前状态以及保存在指令寄存器的具体指令,决定了对于一个特定的操作由TDI装入哪个寄存器。在TCK的上升沿时刻,TDI引脚的数据被采样,结果送到JTAG寄存器中。

TDO:和TDI具有相同操作模式,只是在TCK的下降沿处改变状态。

TAP:测试访问端口。

从图2中知道,仿真器的设计主要是可编程逻辑器件CPLD的设计,它将8位并行数据和串行数据进行相互转换。也就是说,在JTAG端CPLD将产生TDI和TDO串行发送和接收时序,实现仿真器和Trimedia DSP芯片JTAG控制器的相互通信。在编程中可设置发送(TDI)和接收(TDO)的8位数据寄存器,接收TMS的8位数据寄存器,4位(十六进制)计数器。发送和接收数据都以字节方式进行,不足8位数据的用0补齐。

data_reg和addr_reg分别表示发送的8位数据和指令寄存器,data_flag表示数据是否发送或接收完毕,data_tms_counter为串行发送数据时的计数器,oscnm为外接的TCK时钟。NDatastb、nWrite、nAddrstb、nReset为EPP模式的并行接口控制信号,data为并行口的D0~D7数据总线,tmsjtag、tdijtag为连接到TAP控制器的TMS、TDI引脚线。
(范文先生网www.fwsir.com收集整理)
    下面为数据和指令写入相应的寄存器的VHDL例程:

data_instruction_write:process(nDatastb,nWrite)

Begin

if(nDatastb'event and nDatastb='1')then

if(nWrite='

[1] [2] [3] [4] 下一页

下页更精彩:1 2 3 4 下一页