您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

新一代CPLD及其应用

时间:2007-1-20栏目:电子通信论文

摘要:介绍了新一代可编程逻辑器件Stratix系列,并在此基础上详细叙述了基于Stratix系列设计高阶FIR滤波器的方法和步骤,通过举例总结了CPLD在数字信号处理方面的优越性和良好的发展前景。

    关键词:CPLD FIR

近年来,随着集成芯片制造技术的发展,可编程逻辑器件(PLD)在速度和集成度两方面得到了飞速提高。由于它具有功耗低、体积小、集成度高、速度快、开发周期短、费用低、用户可定义功能及可重复编程和擦写等许多优点,应用领域不断扩大,越来越多的电子系统开始采用可编程逻辑器件来实现数字信号处理,从而使通用DSP芯片难于完成的一些时序组合逻辑和某些简单的大运算量的数学计算得以实现。继QuickLogic和XILINX分别开发了内含嵌入式FIR core的CPLD之后,ALTERA公司又推出了新一代可编程逻辑器件Stratix系列,其性能完全满足高速数字信号算是系统的设计要求。

1 Stratix系列器件的主要特性

同其它含有嵌入式FIR core的CPLD相比较,Stratix系列CPLD采用了1.5V内核,0.13μm全铜工艺,由QuartusII 2.0以上版本软件支持,可以重复编程,通过JTAG接口或者EPROM加载程序,内部有DSP模块、PLL、大带宽高速I/O接口和大容量存储模块。主要内部资源参见表1。

表1 Stratix器件内部资源表

内部资源 EP1S10 EP1S20 EP1S25 EP1S30 EP1S40 EP1S60 EP1S80 EP1S120 逻辑单元 10,570 18,460 25,660 32,470 41,250 57,120 79,040 114,140 M512 RAM模块 94 194 224 295 384 574 767 1,118 M4K RAM
模块 60 82 138 171 183 292 364 520 MegaRAM
模块 1 2 2 4 4 6 9 12 RAM总量(bit) 920,448 1,2669,248 1,944,576 3,317,184 3,4423,744 5,215,104 7,9427,520 10,118,016 DSP模块 6 10 10 12 14 18 22 28 嵌入式乘器(99) 48 80 80 96 112 144 176 224 锁相环 6 6 6 10 12 12 12 12 用户最多可用引脚 422 582 702469/672 726 818 1,018 1,234 1,310

该系列CPLD主要特点包括:

·高性能体系:Stratix系列器件的新结构采用了DitrectDriveTM技术和快速连续MultiTrackTM互联技术。MultiTrackTM互联技术可以根据走线不同长度进行优化,改善内部模块之间的互联性能。Altera公司特有的DirectDriveTM技术保证片内所有的函数可以直接连接使用同一布线资源。这两种技术与QuartusII 2.0以上版本软件提供的LogicLock(tm)功能相结合,便于进行模块化设计,简化了系统集成。Stratix系统器件片内的全局和本地时钟资源提供了多达40个独立的系统时钟,有利于实现最丰富的系统性能;全新的布线结构,分为三种长度的行列布线,在保证延时可预测的同时,增加了布线的灵活性。
(

[1] [2] [3] [4] 下一页

下页更精彩:1 2 3 4 下一页