您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

一种可进化IP核的设计和实现

时间:2007-1-20栏目:电子通信论文

于复杂的应用。

采用微处理器实现时,可以购买或免费获得现成的微处理器软核,如Xilinx提供的MicroBlaze和PicoBlaze微控制器IP核,Altera生产Nios核,等等。此外,如果给出的目标可重构器件中有片上处理器,可以使用片上处理器,Xilinx Virtex II Pro XC2VP50芯片包含四个PowerPC处理器。处理器必须通过编程来执行程序,它们能和核周围的环境进行通信并完成对染色体的基因操作。此外,处理器还负责内部虚拟可重构电路的重构。

4 结论

文中定义了数字系统设计的一个新的抽象级别,并将一些组件的方法引入可进化硬件的设计。为了实现可进化IP核,使用一种虚拟可重构电路。这种方法在门的数量方面代价稍大,但却能大大加快进化硬件的速度。

可进化IP核的设计目的主要是以合理的代价实现适应性和高性能实时系统,最常见的如图像压缩。本文提出的核的结构和接口都只是最基本的,实际应用中还可进行扩充。例如,还可以给核扩充一个读配置的端口,这个对于某些应用来说是必需的。或者在可进化IP核中包含两个虚拟可重构电路RC1和RC2。RC1实现当前最优的进化电路。电路不断进化在RC2中完成。如果RC2中进化出更好的电路,就把它的配置送入RC1,然后RC1

以一系列数字电路的形式表现出对变化的环境的最佳的响应。

与以往的方法相比,本文提出的方法具有更强的适应性和可移植性。可进化IP核以HDL源代码的形式表示,易于重用和修改。此外,进化的配置位串也可以作为一种变化的IP核在其它应用中被重用。可进化IP核缩短了电路设计的时间,提高了设计的利用率,促进可进化硬件向实用化的发展。


上一页  [1] [2] [3] 

下页更精彩:1 2 3 4 下一页