您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

PowerPC和Dallas的时钟芯片接口设计

时间:2007-1-20栏目:电子通信论文

摘要:分析摩托罗位的PowerPC系列处理器和Dallas的实时时钟芯片的时序,并详细给出一种较为实用的接口设计方法。
  关键词:实时时钟CPLDPowerPC地址/数据复用
  
  在通信领域,摩托罗位的PowerPC(如MPC850、MPC860、MPC8260等)的应用越来越广泛。由于这些嵌入式CPU上集成着丰富的通信资源(如快速以太网接口、多个串口等),而且有较高的运行速度和较低的价位,故在一些远程测控领域的应用也越来越多。同时在许多系统中都需要实时时钟,而应用最广泛的当数Dallas的时钟芯片。摩托罗拉的PowerPC系列地址线和数据线是独立的,而Dallas的时钟芯片的地址线和数据线是复用的。本文以MPC860和DS1687为例,给出接口的设计方法和电路。因为用CPLD来实现,进步增加了通用性。
  
  1DS1687的功能和时序特点
  
  在我们开发的宽带接入服务器(BNAS)中用到了MPC860,作为客户端与RADIUS服务器配合实现对用户信息的认证、鉴权、计费等功能。在处理计费信息时需要有实时时钟基准,我们选择了Dallas的DS1687实时时钟芯片。DS1687的引脚分布如图1所示。
  
  DS1687具有以下主要功能:
  
  *集成晶振和锂电池,芯片中RAM的数据在掉电后不会丢失;
  
  *解决千年虫问题;
  
  *集成242字节的NVRAM;
  
  *可编程方波输出;
  
  *输出32.768kHz信号,以支持电源管理功能;
  
  *在不加电时数据至少保存10年。
  
  DS1687的CPU接口为地址线数据线复用,读写时序分别如图2和图3所示。
  
  2MPC860的时序特点
  
  MPC860有异步和同步两种总线接口,分别称为CPU和GPCM。UPM连接同步操作芯片,如SDRAM、SSRAM,具有较高的总线速度;GPCM连接异步操作的芯片,如异步时序内存、异步时序的专用芯片。MPC860的GPCM接口是地址和数据非复用的,基本操作时序如图4所示。为了简单起见,将读写时序在同一帧图上描述。其中片选读信号OE和写信号WE的上升或下降沿的位置可通过设置寄存器进行调整。
  
  3接口的设计原理和具体实现
  
  从DS1687的时序看出,在一次读或写的操作中,地址/数据线先出现地址后出现数据;而GPCM接口在一次操作中,数据线输出数据,地址线输出地址。从这个特点出发,设想用MPC860的两次操作产生的时序来完成DS1687的一次操作。具体思路如下:把MPC860的数据线(D0…D7)与DS1687的地址/数据线(AD0…AD7)相连,通过MPC860的GPCM口直接输出的地址A11(也可根据内存空间划,随着选择一根地址线)、片选CS5(MPC860共有8个片选输出)、读信号OE和写信号WE的逻辑运算产生DS1687的ALE信号、读信号DS_RD、写信号DS_WE和片选信号DS_CS。逻辑运行如下:
  
  ALE=!(CS5)+A11+WE)
  
  DS_RD=OE+!A11
  
  DS_WE=WE+!A11
  
  DS_CS=CS5+/A11
  
  上述逻辑用或门、非门很容易实现,但在本系统中,还要实现MPC860上电配置字设置、长监控时间的看门狗、MPC860与其它专用芯片的接口等其它功能,故选择可编程逻辑器件PLD来完成这些功能。随着PLD器件密度的提高和价格的下降,在系统中的应用会越来越广泛。在本设计中选择了Xilinx公司的CPLD器件XC95144。它属XC9500系列,由多个功能块(FB)和I/O块(IOB)组成,由开关矩阵FastCONNECTII完全互连。IOB提供器件的输入和输出缓冲,每个FB提供具有54个输入和18个输出的可编程逻辑的容量。该系列54个输入和18个输出的可编程逻辑的容量,该系列都是在系统可编程的,编程/擦除次数最少为
  
  
  
  1万次。CPLD的延时可以预测,适合作小规模的、对时序要求严格的逻辑。设计采用图形输入方式,逻辑原理如图5所示。
  
  下面分析该电路的工作过程。当MPC860对DS1687进行读操作时(假设读取

[1] [2] 下一页

下页更精彩:1 2 3 4 下一页