您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

10位65MSPS模数转换芯片ADC10065的原理和应用

时间:2007-1-20栏目:电子通信论文

摘要:ADC10065是NS(NationalSemiconductor)公司推出的一款高速低功耗A/D转换器,它的转换速率可达65MSPS,标称功耗仅为68.4mW,且保证不失码。文中介绍了该芯片的主要参数、工作原理和引脚功能,给出了ADC10065的简单应用电路。
  关键词:ADC10065;ADC;差分输入;图像采集
  
  1ADC10065的主要特点
  
  ADC10065是美国国家半导体公司推出的一款低功耗、单电源供电的CMOS模数转换器。该芯片在3V单电源供电时,能以65MSPS的采样速率将模拟信号转为精确的10位数字信号,而功耗仅为68.4mW,其备用模式时的功耗仅为14.1mW。ADC10065片内采用具有数据纠错功能的差分总线结构。因而可在最小的功耗条件下提供极优秀的动态性能。该器件可广泛应用于超声波和图像采集、蜂窝基站/通信接收机、声纳/雷达、xDSL、无线局域网、数据采集系统以及DSP前端。
  
  ADC10065的主要特性如下:
  
  ●3V单电源供电;
  
  ●满标度输入摆幅可在2.0Vp-p,1.5Vp-p,0或1.0Vp-p四种输入信号中选择;
  
  ●具有400MHz-3dB的输入频宽;
  
  ●具有静态工作模式;
  
  ●带有片内基准源和采样保持放大电路;
  
  ●具有二进制补码数据格式输出;
  
  ●可调整的输出驱动适合2.5V和3.3V系列的逻辑器件接口。
  
  下面是ADC10065的主要参数:
  
  ●分辨率:10Bits;
  
  ●转换速率:65MSPS;
  
  ●FPBW(全功率带宽):400MHz
  
  ●DNL(差分非线性):±0.3LSB;
  
  ●SNR(信噪比fIN=32MHz):59.3dB;
  
  ●SFDR(无差错动态范围fIN=32MHz时):-80dB;
  
  ●数据延迟:6个时钟周期;
  
  ●参考电压:+3.0V;
  
  ●65MHz时的功耗为:68.4mW。
  
  图2
  
  2引脚功能
  
  图1为ADC10065的引脚排列,该器件采用28脚TSSOP封装,各引脚的基本功能如下(括号中为引脚号):
  
  VIN-,VIN+(12,13):模拟信号输入端。在1.2V参考电压下,满标度输入摆幅为1.0Vp-p。单端操作时,VIN+可与VCOM连接。
  
  VREF(6):参考电压(1.5V)引脚,使用时应通过一个1μF的旁路电容连接到VSSA。
  
  VREFT,VCOM,VREFB(7,4,8):VREFT和VREFB仅为高阻抗参考旁路管脚,而VCOM则可用作设置输入公用电压VCM,这三个引脚都应当连接0.1μF的旁路电容。
  
  CLK(1):数字时钟输入端。输入频率范围为10MHz~65MHz,输入在时钟的上升沿有效。
  
  DF(15):该引脚为高电平时,输出为二进制补码,该脚低电平时,输出为偏移二进制码。
  
  STBY(28):静态备用模式管脚。高电平时,该器件转到备用模式。
  
  IRS(5):输入范围选择管脚。该脚接VDDA时,满标度输入摆幅为2VP-P,接VSSA时为1.5VP-P,悬空时为1VP-P。
  
  D0~D9(16~20,23~27):数据输出端。D0是二进制输出数据的最低有效位,D9是最高有效位。
  
  VDDA(2,9,10):模拟电源正极。需与一个3V的直流电源相连并连接一0.1μF的旁路电容到模拟地。电容应紧靠这些引脚,距离不超过1cm处。同时还应并联一4.7μF的电容到模拟地。
  
  VSSA(3,11,14):模拟地。
  
  V
  
  
  
  DDIO(22):数字电源正端。该脚也应用一个0.1μF的电容旁路到数字地同时用一个4.7μF的电容并联到数字地

[1] [2] 下一页

下页更精彩:1 2 3 4 下一页