统工作模式的有关参数；
　　
　　（３）ＤＳＰ计算处理层需要的各项参数；
　　
　　（４）ＤＳＰ将参数写入处理层相应的地址；
　　
　　（５）ＤＳＰ将ＸＦ脚置低，放弃总线控制权，并使处理层接管总线，进入工作状态。
　　
　　（６）ＤＳＰ重新进入等待主机接口中断状态。系统随时可以根据需要改变工作模式，重新配置参数。
　　
　　２硬件实现
　　
　　系统的硬件结构比较简单，与总体方案框图的结构基本相同。主要器件有：ＴＩ公司的ＤＳＰ芯片
　　
　　
　　
　　ＴＭＳ３２０ＶＣ５４０２、ＡＬＴＥＲＡ公司的ＦＰＧＡ芯片ＥＰＦ１０Ｋ３０ＲＣ２４０、ＨＡＲＲＩＳ公司的数字上变频器ＨＳＰ５０２１５和Ｄ／Ａ转换器ＨＩ５７４１。
　　
　　２．１接口设计
　　
　　本设计充分考虑了系统与外界接口的设计?熏使系统具有很好的开放性和灵活性。
　　
　　ＴＭＳ３２０ＶＣ５４０２的８－ｂｉｔ并行主机接口包含了许多控制信号线，使得它可以通过两个触发器与２５针的并口直接相连。外部的设备或器件可以通过这个并口方便地控制系统的工作模式和状态。
　　
　　在ＥＰＦ１０Ｋ３０的内部逻辑设计中，有一个随机比特流产生模块，在这个模块中也设计了比特流信号的输入接口，使系统既可以对自身产生的比特流进行调制，也可以对外部输入的比特流进行调制。
　　
　　另外，在ＥＰＦ１０Ｋ３０和ＨＳＰ５０２１５的参考时钟输入引脚也设计了外部接口，通过这些接口可以用外部时钟信号方便地控制系统工作的参考时钟，适应用户的需求。
　　
　　２．２总线控制
　　
　　总线控制包括两个方面：总线的电平转换和总线控制权交接。
　　
　　由于ＨＳＰ５０２１５和ＥＰＦ１０Ｋ３０均为＋５ＶＴＴＬ器件，而ＴＭＳ３２０ＶＣ５４０２的管脚为＋３ＶＴＴＬ电平，因而需要进行电平转换。所使用的芯片为带三态输出的电平转换芯片ＳＮ７４ＬＳ１６２４４和ＳＮ７４ＬＳ１６２４５。前者为单向芯片，用于地址总线；后者为双向芯片，用于数据总线。
　　
　　从图１可以看出，系统某些信号线存在着复用的问题。这些信号线包括：ＨＳＰ５０２１５的数据、地址总线和写控制信号线ＷＲ。它们同时与ＤＳＰ和ＦＰＧＡ的相应信号线相连，因此必须要处理好总线冲突问题。图３为总线控制电路设计。
　　
　　由图３可以看到，ＤＳＰ的ＸＦ、ＨＯＬＤＡ和ＨＯＬＤ信号作为握手信号与ＥＰＦ１０Ｋ３０中的总线控制模块相连。其中ＸＦ是ＴＭＳ３２０ＶＣ５４０２的外部标志信号，可以用指令“ＳＳＢＸＸＦ”或“ＲＳＢＸＸＦ”将其置高或置低。当ＤＳＰ放弃总线时，将ＸＦ置低，此时ＦＰＧＡ将ＨＯＬＤ置低，使ＤＳＰ进入ＨＯＬＤ状态，当ＨＯＬＤＡ也变低后，ＦＰＧＡ占用总线。当ＤＳＰ要回总线时，将ＸＦ置高，此时ＦＰＧＡ立即放弃总线，同时将ＨＯＬＤ脚置高，使ＤＳＰ退出ＨＯＬＤ状态。另外，ＤＳＰ的ＨＯＬＤ信号的非信号与总线电平转换芯片的使能信号相连。这样可以保证不存在总线冲突问题。ＨＳＰ５０２１５的写控制信号ＷＲ也做类似的处理。
　　
　　３软件设计
　　
　　系统的软件设计包括两大部分：ＦＰＧＡ的内部逻辑和控制设计以及系统的参数计

上一页  [1] [2] [3] [4] 下一页