您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

高分辨率视频数字记录设备

时间:2007-1-20栏目:电子通信论文

  摘要:介绍了高分辨率视频数字记录设备的设计与实现,给出了该设备的技术指标并分析了应用前景。
  关键词:高分辨率视频视频提取数据压缩视频回放
  
  随着显示技术的发展,显示精度越来越高,高分辨率监视器应用在各个领域。伴随显示精度的提高,产生了高分辨率视频记录的需求。笔者研制的高分辨率视频数字记录设备是一个独立的、菜单控制的设备,它将高分辨率监视器上(1280×1024并向下兼容)能观察到的所有信息(包括人工操作的痕迹)记录下来,存储在大容量载体上。该设备具备显示和信息回放功能,主要用于需要事后分析的场合,如空中管理、飞行、航海记录等;由于记录内容已为数字化信息,易于编辑整理,也可用于有针对性的模拟训练,使训练达到逼真的效果。该设备已经完成了相关试验并在某系统中得到应用。
  
  本文介绍了高分辨率视频数字记录设备的系统结构和关键技术。
  
  1系统结构
  
  为保证系统的独立性和灵活性,笔者按照“黑匣子”的原则进行设计。就是说设备输入和输出均为标准的R、G、B视频信号,所有的信息处理(包括信息的存储)集中在设备内部进行。记录时设备的输入信号是拟记录视频源的R、G、B信号,在需要回放时只需将输出的视频信号接任一高分辨率监视器即可。这样,信息的记录、回放不必局限于某一特定的工作系统,也不再需要另外的信息处理设备。系统结构框图如图1所示。
  
  输入视频信号可以为三线制、四线制、五线制,记录设备可以自适应输入源。
  
  输出视频信号可以通过编程设置为三线、四线、五线制。三线制设计的同步信号可以分别复合在R、G、B信号中。输出的R、G、B为标准的视频信号。
  
  高分辨率视频数字记录设备由硬件和软件两部分组成。从图1可看出,硬件设计可分为:输入视频提取模块、数据压缩模块、数据记录模块、视频回放模块等几个部分。
  
  2硬件设计
  
  2.1输入视频提取
  
  高分辨率视频数字记录设备采用了数字处理,这意味着第一步工作就是要把模拟的R、G、B视频量化为数字视频。现在高分辨率监视器常用的显示模式有:SGA(800×600)、XGA(1024×768)、SXGA(1280×1024),显示刷新频率60Hz~85Hz,视频信号的点时钟频率40MHz~157.5MHz。
  
  为保证A/D转换的精度,采用了锁相环技术,锁相环工作原理如图2所示。
  
  锁相环是闭环反馈系统,通过参考分频器、反馈分频器、输出分频器的参数设置,可以在较低振荡频率输入的情况下,产生高达数百兆的输出频率,同时自动跟随输入参考频率相位的变化。
  
  在此,以行同步为输入参考频率,设置相应的分频参数,得出与行同步信号相位相关的采样点时钟,并保证采样时钟实时、自动跟随输入行频的变化。
  
  何时为有效的视频数据也是视频提取时需要判断的问题。在输入视频的行、场同步的基础上,按照图3的设计原则,设计出与输入视频相对应的消隐信号,图3所示各参数的含义对照图4。由于行、场的设计原理上是一致的,所以图4中的X代表着H(行)或V(场)。
  
  根据行、场同步设计出行、场消隐信号后,在消隐信号高电平期间为有效视频区。视频信号数字化后存储在视频存储区,但要保证视频的相关性。即同一帧视频的内容存储在连续存储区,不同帧的内容需要有帧间标志加以区别。
  
  2.2数据压缩
  
  要实现高分辨率视频数字化记录,关键是要解决视频数据的压缩问题。其意义有两个方面:节省信息存储所需的空间;降低数据率、减小信息传输所需的带宽。
  
  由于设计是针对高分辨率的视频信息,所以在选择压缩算法上必须考虑视频的失真度。对包含有文本信息的高分辨率视频,笔者曾试验过多种有损压缩算法,如MPEG2、小波变换等。这些算法对图像信息的处理比较好,压缩比大,视频回放时人眼可辨的失真度较小;但对字符等文本信息不适合,视频回放时失真度很大甚至无法分辨字符内容。鉴于此,选择了改进型的LZW无损数据压缩方法,以较低的压缩比换取视频信息的高保真。表1是该压缩算法针对不同图例的压缩比。
  
  由此可见,此无损压缩算法虽然针对色彩丰富、灰度变化范围较大的图像内容压缩比较低(如Image3),但针对高分辨率监视器上显示的大部分图形内容压缩比还是可以接受的并有实际意义。
  
  
  
  
  在实际设备使用过程中,压缩比测试平均值达到20:1。
  
  图3消隐信号设计原则图4消隐信号参数定义
  
  2.3数据记录模块
  
  经过压缩处理后的数据流经过PCI总线传输给主机存储,在高速PCI总线前设置了大容量的存储空间,作为数据缓冲区,实现两种数据总线的速度匹配,充分利用PCI总线的带宽。
  
  该数据存储空间分为上、下体结构,两个体交替工作。一个体由压缩芯片实时写入或读出数据时,主机通过PCI总线从另一个体批量读出存储的内容。这样即保证了数据记录的实时性,又充分利用了总线的带宽。
  
  要注意的是在数据写入和读出过程中,必须保证两个体内数据的完整性和连续性。写入的数据不能覆盖尚未读出的数据,读数据时同样必须判断是否为有效数据,否则在数据回放时,解压缩工作无法正确进行。基本原则是:上、下体的交替时刻利用压缩芯片写入或读出数据的地址与批量传输的地址进行比较,必须控制批量传输的地址小于压缩芯片写入或读

[1] [2] 下一页

下页更精彩:1 2 3 4 下一页