在Protel99SE下实现可编程逻辑器件设计_电子通信论文

在Protel99SE下实现可编程逻辑器件设计

时间：2007-1-20栏目：电子通信论文

同步信号ＳＹＮ０，ＳＹＮ１，ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５和拨码开关Ｓ１的四个管脚作为输入信号，即选择２～１１为输入管脚，１３脚直接接地，１４～２０为输出管脚，其中１４～１７脚用来进行通道选择，１８、１９脚作为ＡＤ８１８４的选通信号，２０脚作为ＡＤ８１８４的输出使能，参见图２。
　　
　　图3信号逻辑关系图
　　
　　３．３创建包括头信息的源文件
　　
　　在ＰＬＤ９９的开发环境下，根据上述设想及管脚分配，利用Ｐｒｏｔｅｌ９９ｓｅ模板和硬件描述语言ＣＵＰＬ定义输入输出管脚，以创建包括头信息的文本文件Ｔａｎ-Ｓｈａｎｇ．ｐｌｄ，然后用ＣＵＰＬ语言写出如下的中间变量逻辑式和逻辑等式注：由于描述变量ＥＮ的乘积项过多，故将变量ＥＮ分成中间变量ＥＮ１和ＥＮ２　，并完善文本文件。经过一系列设置后便可编译原文件，编译成功后会提示Ｃｏｍｐｉｌａｔｉｏｎｓｕｃｃｅｓｓｆｕｌ，方法如下：
　　
　　／＊＊ＤｅｃｌａｒａｔｉｏｎｓａｎｄＩｎｔｅｒｍｅｄｉａｔｅＶａｒｉａｂｌｅｓ＊＊／
　　
　　ＥＮ１＝!(ｋ１＆ｋ２＆ｋ３＆ｋ４＆ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆ｓｙｎ５
　　
　　＃!ｋ１＆ｋ２＆ｋ３＆ｋ４＆!ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆ｓｙｎ５
　　
　　＃ｋ１＆!ｋ２＆ｋ３＆ｋ４＆ｓｙｎ２＆!ｓｙｎ３＆ｓｙｎ４
　　
　　
　　
　　＆ｓｙｎ５
　　
　　＃!ｋ１＆!ｋ２＆ｋ３＆ｋ４＆!ｓｙｎ２＆!ｓｙｎ３＆ｓｙｎ４＆ｓｙｎ５
　　
　　＃ｋ１＆ｋ２＆!ｋ３＆ｋ４＆ｓｙｎ２＆ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５
　　
　　＃!ｋ１＆ｋ２＆!ｋ３＆ｋ４＆!ｓｙｎ２＆ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５
　　
　　＃ｋ１＆！ｋ２＆！ｋ３＆ｋ４＆ｓｙｎ２＆！ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５
　　
　　＃！ｋ１＆！ｋ２＆！ｋ３＆ｋ４＆！ｓｙｎ２＆！ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５　
　　
　　ＥＮ２＝！（ｋ１＆ｋ２＆ｋ３＆！ｋ４＆ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５
　　
　　＃！ｋ１＆ｋ２＆ｋ３＆！ｋ４＆！ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５
　　
　　＃ｋ１＆！ｋ２＆ｋ３＆！ｋ４＆ｓｙｎ２＆！ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５
　　
　　＃！ｋ１＆！ｋ２＆ｋ３＆！ｋ４＆！ｓｙｎ２＆！ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５
　　
　　＃ｋ１＆ｋ２＆！ｋ３＆！ｋ４＆ｓｙｎ２＆ｓｙｎ３＆！ｓｙｎ４＆！ｓｙｎ５
　　
　　＃！ｋ１＆ｋ２＆！ｋ３＆！ｋ４＆！ｓｙｎ２＆ｓｙｎ３＆！ｓｙｎ４＆!ｓｙｎ５
　　
　　＃ｋ１＆!ｋ２＆!ｋ３＆!ｋ４＆ｓｙｎ２＆!ｓｙｎ３＆!ｓｙｎ４＆!ｓｙｎ５
　　
　　＃!ｋ１＆!ｋ２＆!ｋ３＆!ｋ４＆!ｓｙｎ２＆!ｓｙｎ３＆!ｓｙｎ４＆!ｓｙｎ５);／＊＊ＬｏｇｉｃＥｑｕａｔｉｏｎｓ＊＊／
　　
　　ＥＮ＝ＥＮ１＆ＥＮ２
　　
　　Ａ１＝!ｓｙｎ１＆!ＥＮ
　　
　　Ａ０＝!ｓｙｎ０＆!ＥＮ
　　
　　ａ＝!Ａ１＆!Ａ０＆!ＥＮ

上一页 [1] [2] [3] 下一页

下页更精彩：1 2 3 4 下一页

上一篇论文： uClinux下动态Web技术的实现方法
下一篇论文： TLC320AIC23在音频处理中的应用