现在位置:范文先生网>理工论文>电子通信论文>用TMS320C54X实现Vertibi译码器

用TMS320C54X实现Vertibi译码器

时间:2023-02-20 23:20:25 电子通信论文 我要投稿
  • 相关推荐

用TMS320C54X实现Vertibi译码器

(范文先生网www.fwsir.com收集整理)
1 卷积编码器简介

卷积码是一种对付突发错误的有效编码方法,通常记作(n,k,N)。它将k个信息编码为n个比特,编码效率为Rc=k/n。N为约束长度。与分组码不同,卷积码中编码后的n个码元不但与当前段的k个信息有关,而且与前面N-1段的信息有关,编码过程中相互关联的码元为Nn个。其纠错能力随着N的增加而增大,而差错率随着N的增加而指数下降。卷积编码器的结构如图1所示。

由图1可知,卷积编码器包括两部分:一个由N段组成的输入移位寄存器,每段有k段,共有N·k位移位寄存器;n个模2和相加,其输入分别对应于n个基于生成多项式的线性代数方程组。每输入k个比特,编码器输出n个比特。在编码器复杂度相同的情况下,卷积码的性能优于分组码。

2 Vertibi译码的基本原理

卷积码的译码方法主要包括Vertibi算法、Fano算法和堆栈算法等等,其中最重要的和最常用的就是Vertibi算法。Vertibi算法是一种关于解卷积的最大似然译码法。它不是在网格上依次比较所有的可能路径,而是接收一段,计算一段,保留最有可能的路径,从而达到整个码序列是一个最大似然序列。

    Vertibi算法可以算法描述如下:把在时刻i、状态Sj所对应的网格图节点记作(Sj,i),给每个网格图节点赋值V(Sj,i)。节点值按照如下步骤计算:

①设V(S0,0)=0,i=1。

②在时刻i,对于进入每个节点的所有路径计算其不完全路径的长度。

③令V(Sj,i)为在i时刻,到达与状态Sj相对应的节点(Sj,i)的最小不完全路径长度,通过在前一节点随机选择一条路径就可产生新的结果,非存留支路将从网格图中删除。以这种方式,可以从(S0,0)处产生一组最小路径。

④用L表示输入编码段的数目。其中,每段为k比特,m为编码器中最大寄存器的长度。如果i<L+m,则令i=i+1,返回第②步。

一旦计算出所有节点值,则从i=L+m时刻,状态S0开始,沿网格图中的幸存路径反向追寻即可。这样被定义支路与解码输出将是一一对应的。关于不完全路径长度,硬判断决解码采用汉明距离,软判决解码采用的是欧几里德距离。软判决的特性比硬判决要好2~3dB。

(n,k,N)卷积编码器共有2 kn个状态,因此Vertibi译码器必须具有同样的2 kn个状态,并且在译码过程中要存储各状态的幸存路径和长度。Vertibi译码器的复杂程度随2 kn指数增加。一般要求n<10。

3 Vertibi译码器的DSP实现

译码过程就是根据接收到的数据符号,按最大似然译码准则找出编码器在网络图上所走过的路径。Vertibi译码的处理过程如图2所示。

3.1 度量值更新

度量值的更新包括以下4个步骤:

①计算每条可能输入路径的度量值;

②为每条支路计算总的距离;

③选择保存最小度量值;

④保存幸存路径。

Vertibi译码时,每收到一个符号就进行状态转移,需要计算前一个状态到各个新状态的分支度量值。我们用DSP设计的译码器采用软判决输入,度量值用欧氏距离表示。当编码速率为1/C时,欧氏距离为:

其中SDn表示接收序列,Gn(j)为网格上每个路径状态的期望输入值,j是路径指示值,C为编码速率的倒数。将(1)式展开得:

对于所有的路径来说,都是一样的,2只是个常数,在进行各路径度量值比较时,可以不考虑。这样可简化为:

省去胶面的负号,在度量值的比较时取最大值。对于编码速率为1/2的卷积码,分支度量为:

T=SD0G0(j)+SD1G1(j)    (4)

当编码速率为1/3时,分支度量为:

T=SD0G0(j)+SD1G1(j)+SD2G2(j)    (5)

Gn(j)用双极性表示,即0用+1表示,1用-1表示。这样分支度量值的计算可以进一步简化为接收数据的加和减。

下面给出编码速率为1/3时,DSP实现具体程序。

LD *AR1+,16,A ;A=SD(2*i)

ADD*AR1+,16,B,B ;B=SD(2*i)+SD(2*i+1)

ADD*AR1-,16,B,B ;B=SD(2*i)+SD(2*i+)+SD(2*i+2)

STH B,*AR2+ ;temp(0)=SD(2*i)+SD(2*i+2)

SUB*AR1+,16,A,B ;B=SD(2*i)-SD(2*i+)

ADD *AR1-,16,B,B ;B=SD(2*i)-SD(2*i+1)+SD(2*i+2)

STHB,*AR2+ ;temp(1)=SD(2*i)-SD(2*i+1)+SD(2*i+2)

SUB *AR1+,16,A,B ;B=SD(2*i)-SD(2*i+1)

SUB *AR1-,16,B,B ;B=SD(2*i)-SD(2*i+1)-SD(2*i+)

STH B,*AR2+ ;temp(2)=SD(2*i)-SD(2*i+1)-SD(2*i+2)

ADD *AR1+,16,A,B ;B=SD(2*i)+SD(2*i+1)

SUB *AR1+,16,B,B ;B=SD(2*i)+SD(2*i+1)-SD(2*i+2)

STH B,*AR2 ;temp(3)=SD(2*i)+SD(2*i+1)-SD(2*i+2)

加比选单元是Vertibi译码器的核心单元。它的主要功能是取出当前状态的量度值,分别与其两个后续支路的量度相加并比较,选择罗小的一个作为后续状态的量度,并保存幸存支路。图3给出了该算法的示意图。

C54X片内的比较、选择和存储单元(CSSU)就是专门为Viterbi算法设计的加法/比较/选择(ACS)运算的硬件单元。图3所示的运算包括加法、比较和选择三部分操作。其加法运算由DSP的ALU完成。只要将状态寄存器ST1中的C16位置成1,ALU就被配置成双16位工作方式,这样,就可以在一个机器周期内执行两次加法运算。其结果(Old_Met1+D1和Old_Met2+D2)都是16位数,分别存放在累加器的高16位和低16位中。然后,利用CMPS指令对累加器的高16位和低16位进行比较,并选择出较大的一个数放到指令所指定的存储单元中。在CMPS指令执行的过程中,状态转移寄存器TRN自动记录比较的结果,这一点非常有用。实现一个蝶式运算的程序如下:

LD *AR2,T ;T=本地距离

DADST *AR5,A ;A=Old_Met(2*j)+T//Old_Met(2*j+1)-T

CMPS A,*AR4+ ;New_Met(j)=(Max(Old_Met(2*j)+T,Old_Met(2*j+1)-T)

;TRN=RTN<<1

;若(Old_Met(2*j)+T=<Old_Met(2*j+1)-T则

TRN[0]=1

CMPS B,*AR3+ ;New_Met(j+2 K-2)=(Max(Old_Met(2*j)-T,Old_Met(2*j+1)+T)

TRN=TRN<<1

;若(Old_Met(2*j)-T=<Old_Met(2*j+1)+T)则TRN[0]=1

3.2 回溯

当接收完1帧数据后,添加尾比特,强迫网格图的最后一个状态(0状态)开始,反向追踪最大似然路径,完成原始数据的译码。回溯的计算过程如下:

①计算当前状态在转移数据块中的数据;

②利用BITT指令从T寄存器中读取当前状态相应的转称比特;

③用上面读取的转移比特更新状态。

溯的主要功能是,从每个符号间隔的转移数据中提取正确的位。为了完成该功能,需要保存每个状态相应的转移比特。该比特表示选定碟形网络的是上面分支还是下面分支,所有这些转移比特构成一块转移字。表1给出转移字块中状态数与相应转移比特之间的关系。

表1 一个符号间隔内数据转移的状态顺序

状态字中的比特序号   15 14 13 12 … 2 1 0 转移字序号 0 0 2K-2 1 2K-2 +1 … 2K-2 +6 7 2K-2 +7 1 8 2K-2 +8 9 2K-2 +9 … 2K-2+E F 2K-2 +F 2 10 2K-2+10 11 2K-2 +11 … 2K-2 +16 17 2K-2 +17 … … … … … … … … … 2K-5 -1 2K-2 -8 2K-1 -8 2K-2 -7 2K-2 -7 … 2K-1 -2 2K-2 -1 2K-1 -1

实现回溯的程序如下:

;以下程序中,累加器A存放状态值,累加器B存放临时的数据

;K为约束长度,MASK=2 K-5-1,ONE=1

RSBX OVM ;关闭溢出模式

STM *NTRAN_END,AR2;转移表的结束地址

STM#NBWORDS-1,AR1;要计算的输出字的序号

MVMM AR1,AR4 ;复制AR1的数值到AR4中

STM #OUTPUT+NBWORDS-1,AR3

;输出比特的地址指针

LD #0,A 初始0状态存入累加器A中

STM#15,BRC ;do i=0,NBWORDS-1

BACK:RPTB TBEND-1 ;do j=0,15

;在转移字中计算比特位置

SFTL A,-(K-2),B ;B=A>>(K-2)

AND ONE,B ;B=B&1=msb of State

ADD A,1,B ;B=B+A<<1=2*State+msb of State

STLM B,T ;T=B(bit position)

;修正转移字

SFTL A,-3,B ;B=A/8=State/8

AND MASK,B ;B=B&MASK=(K-5)lsb'sof State/8

STLM AR0 ;AR0=转称字索引

MAR *+AR2(-2K-5) ;修正寄存器值使其复位

MAR *AR2+0 ;加偏移量修正转移字

BITT*AR2-0 ;测试转移字中的比特位

ROLTC A

TBEND:STL A,*AR3-

BANZD:BACK,*AR1-

STM #15,BRC ;指向输出缓冲区的首地址

LD*AR3,A ;将第一个字装入累加器A中

RVS:SFTA A,-1,A

STM #15,BRC

RPTB RVS2-1

ROL B

SFTA A,-1,A

RVS2:BANZD RVS,*AR4- ;判断所有的字是否都计算完

STL B,*AR3+ ;保存刚计算完的字

LD *AR3,A ;装入下一个字


【用TMS320C54X实现Vertibi译码器】相关文章:

高速Viterbi译码器的优化和实现08-06

RSA算法的TMS320C54x DSP实现08-06

用行动实现梦想高三作文01-17

用PowerPC860实现FPGA配置08-06

用VB实现对库文件的分割备份08-06

用CPLD实现单片机读写模块08-06

用SoC实现视频图形引擎功能的研究08-06

用C语言实现CRC校验计算08-06

用C语言实现按钮新技术08-06