现在位置:范文先生网>理工论文>电子通信论文>高速ADC:防止前端冲突

高速ADC:防止前端冲突

时间:2023-02-20 23:35:16 电子通信论文 我要投稿
  • 相关推荐

高速ADC:防止前端冲突

  末端应用中的趋势表明:OEM们仍在追求更高的速度和分辨率以及更低的失真、损耗及更小的尺寸和更低成本。但转换器设计者并没有为满足客户的这些需求开发出全新的架构,实际上也很少有设计者这么做。相反,现有架构的发展已经远远超出了其发明者的想象,继续在 IC 业的一个竞争非常激烈的领域中快速发展。
  
  趋势
  
  这种发展一直是很迅速的。例如,在 EDN杂志的最近一次高速ADC调查中,正在出售的最快速12比特转换器是Analog Devices公司的 AD9433(参考文献 1)。AD9433 运行速度是125MS/s,功率是1.25W,带宽是 750MHz.而在我们目前的调查中,至少有 5 家制造商已在提供速度范围在 125MS/s —— 1GS/s的器件,分辨率与速度有关,为8比特——14比特。
  
  前次调查情况是,最快的转换器多数是建立在基于 SAR(逐次逼近寄存器)的架构或流水线架构上的。长期以来一直是大学研究课题的高速Δ-Σ结构,正开始填补SAR 在商用市场中留下的空白。
  
  随着厂商以迅猛的速度“争当第一”,产品推出的速度似乎正在加快。糟糕的是,在产品发布后的几个季度,厂商提供的只是一些初步的数据表。初步的数据表并非只有坏处。实际上,它们帮助 IC 制造商和早期采用产品的客户更快地开始合作。但是,有些数据表有多个修订版(有时多达 8 个以上),使人们在获得 IC 样品时,很难以无差错的方式来做设计。
  
  另一方面,与过去几年相比,制造商们时常玩的规格游戏不那么流行了,至少不那么明显了。多数数据表规定了最重要参数的最低和最高性能限度,有些是在 IC 的整个工作温度范围内规定这些限度。最低 ENOB(有效比特数)规格较常见,但仍然不普遍。缺乏规格时,你可以从最低 SINAD 直接计算 ENOB:
  
  转换器的交流特性对于中等速度的通信是个挑战,在射频时更是如此(见附文《单值悖论》)。如果你在高速转换器方面的知识并不丰富,就应该在转换器选择上多花些时间。速度和分辨率相似的转换器之间有很多微妙的差别,结果,数据表长度往往接近于
  
  其中L是长度,f 是时钟速率,m 是与厂商有关的变量。这一类别中,只有很少的器件有来自第二个来源的直接等价物。对于制造商而言,更常见的一个倾向是提供引脚兼容的“升级途径”,使你能够把某项设计迁移到更高的分辨率或时钟速率。
  
  随着基础技术和电路技术的成熟,以及高速转换器领域市场规模的扩大和竞争的加剧,主要制造商提供的规格变得更严格了。例如,关于数据表的一项简要研究表明:静态误差一般很小。最高 DNL(差分非线性)通常小于 1LSB.结果,制造商保证不丢失代码的分辨率一般等于铭牌上的分辨率,只有极少数例外。INL(积分非线性)通常也小于 1LSB,只在很少的器件中超过几个 LSB.静态性能很高,伴随而来的是交流性能很高,这是因为静态非线性和失真之间存在关系。因此,噪声主导着很多转换器的 ENOB.多数高速 ADC 的数据表显示的 SNR 和 SINAD(信号、噪声和失真)规格只相差十分之一或十分之几分贝。这种情况下,如果数据表没有规定最差情形下的 ENOB 或 SINAD,那么通过结合 SNR 和单独报告的失真信息,你也许能够合理地估算 SINAD.不过,如果你估算的分量包括典型值,尤其是当你的估算接近应用的最低要求时,就应格外小心了。
  
  正如已经提到的那样,IC 制造商们往往希望胜过其他公司一筹,都声称自己的转换器是最快的。在特定分辨率,多数应用并不需要市场上最快的转换器,而只需要足够快的转换器。只要转换器制造商能够满足你的设计对速度的需要,那么就直接的用处而言,进一步提高速度也许还不如逐渐改善 ENOB、功耗或成本,这些特性在可用器件领域展现了丰富的多样性。
  
  多数高速转换器制造商能够提供广泛的布局信息和适合于各种应用的缓冲放大器的相关建议。多数制造商还提供评估板,从而使你迅速开始设计工作,并在设计周期的后期作为比较点。尽管有这么高级别的应用支持,但你还是必须仔细把转换器与附近其它子电路之间的相互影响降到最低限度(参考文献 2)。
  
  逐次逼近
  
  过去几个季度发布的典型 SAR 转换器的速度大约是参考文献 1 中讨论的器件的两倍。使用 ENOB 和最大取样速率的乘积作为品质因数,表现突出的产品包括 Texas Instruments 公司的 ADS7881、Analog Devices 公司的 AD7621、Linear Technology 公司的 LTC1403a (表 1)。
  
  Analog 公司的 16 比特 AD7621 提供三种工作方式,外加“省电方式”.在所谓的翘曲方式(用于采样不足的应用)中,AD7621 每秒能取样 2.5M 次,值得提醒的是,连续转换之间的间隔不应超过 1 ms.如果转换不满足该准则,比如在突发转换的开始或加电序列之后,那么你应该忽略第一次转换。AD7621 的正常工作方式不要求最低转换速率,运行速度是 2MS/s.还有一种低功耗方式,就是 Analog Devices 公司的《星际迷航》迷们所称的脉冲方式,根据取样速率来调节功耗,最大速率为 1.25MS/s.根据最新的初步资料,该公司还没有发布“牵引束”选件,因此你必须把 LQFP-48 或可选的 LFCSP-48 封装焊接到印制电路板,就像你对其它所有器件所做的那样。
  
  AD7621 依靠单一 2.5V 供电电压来工作,具有片上低漂移基准、基准缓冲器、温度传感器。如果你把该转换器与外部输入选择器一起使用,那么转换器就能测量自身的温度,这样你可以利用这些数据来提高整个工作温度范围内的校准精度。
  
  Linear Technology公司的14比特 LTC1403A转换器工作速度是2.8MS/s,功耗仅为 21mW,供电电压是 3V.实际上,在最近推出的 SAR 转换器中,LTC1403A 及其姊妹产品12比特 LTC1403,按照 ES/P(ENOB 与取样速率的乘积除以功耗)品质因数的测量结果来看,是单通道器件中能量效率最高的。LTC1403和 LTC1403A 有两种低功耗空转方式。在小睡方式中,在正常供电情况下,功耗降至不超过 4.5mW 的水平。芯片使内部基准电压保持偏置,这样,转换器就能够在一个时钟周期内醒来。在睡眠方式中,基准的偏置也关闭,并且耗电进一步降至不超过 45mA 的水平。一旦处于睡眠状态,转换器要花 2 ms时间苏醒,主要是因为基准的转换时间和稳定时间,假定负载是推荐的 10mF.
  
  在低于100kHz的频率时,LTC1403A 的差分输入提供的 CMRR(共模抑制比)一般高于 80dB,超过了期望的20dB/ 10倍频滚降。该器件的 ENOB 几乎与尼奎斯特点一致,在这一点,随着失真现象增加,ENOB会下降。一种三线串行控制接口使 LTC1403 和 LTC1403A 可以置于 MSOP-10 封装中,使这些器件对于便携系统或现场嵌入式系统应用而言很有吸引力。
  
  Texas Instruments 公司 (TI) 的 12 比特 ADS7881 的采样速度高达 4MS/s.与 LTC1403 一样,ADS7881 有两种低功耗待机方式,把功耗从 110mW 最大值降到小睡方式的不足 10 mW 和睡眠方式的 9μW.苏醒时间一般分别是 60 ns和 25 ms.
  
  ADS7881 的采样/保持放大器提供伪差分输入,你应该用匹配的源阻抗来驱动这种输入,以便在输入电压范围和工作温度范围内把偏移、增益和线性误差降到最小。输入信号范围是 0 ——2.5V.伪差分中的“伪”是指转换器对输入信号采样,并把它们送到电容器阵列,该阵列抑制共模分量,不过只是在有限的 ±200mV 电压范围内。在该范围内,典型 CMRR 在 1MHz 时等于 60 dB.
  
  ADS7881 有一个并口,因此采用 TQFP-48 封装。你可以按照字节方式来配置该转换器的 12 比特数据端口,用于 8 比特处理器。在这种安排中,你的处理器在两次连续的字节读操作期间读取 12 比特数据。
  
  I/Q 解调和多相电机控制等若干应用均受益于信号对的同步采样。廉价的双通道转换器以一种高效率利用电路板空间和电源的方式满足了这种需要。Linear Technology 公司的 14 比特 1.5MS/s LTC1407A 双通道 ADC 提供了在两个采样/保持放大器上进行的同时采样,这两个放大器共享一个 3MS/s SAR 内核(图 1)。转换器在两个采样/保持放大器之间来回切换,并装载一对 14 比特锁存器。
  
  图1,Linear Technology公司的LTC1407和LTC1407A ,12比特和14比特双通道1.5MS/s转换器,采用单通道3MS/s SAR转换器就能处理来自同步取样/保持放大器的信号。
  
  与 LTC1403A 一样,LTC1407A 有一个 12 比特的姊妹产品 LTC1407,并具有用于省电的小睡方式和睡眠方式、一个三线数字接口,它采用 MSOP-10 封装。这种双通道转换器的差分输入范围是 0——2.5V.只要差分分量和共模分量之和不超过标称值 3V 的电源电压,差分输入还可以容纳共模信号。
  
  Analog Devices 公司的 AD7266 提供两个完整的 12 比特 2MS/s转换器,它们共享一个公共基准和控制块。每个转换器都有一个输入复用器,你可以把它配置用于3个差分输入信号或6个单端输入信号。你可以选择从两个串行输出引脚读取两个输出字,或在一条线路上接连读取。
  
  AD7266最大功耗是20mW,依靠 5V 电源工作,根据我们的 ES/P 品质因数,这使它成为了本次调查中用电效率最高的 SAR 转换器。采用 3V 电源时,最高转换速率降至 1.5MS/s,但功耗降得更快,最大仅为 8mW.关机方式的功耗最大为 5mW.
  
  AD7266 自从推出以来,规格细节一直有些不全,这是因为它今年才会完全生产。虽然 SINAD、THD(总谐波失真)、SFDR(无杂散动态范围)带有最大值或最小值规格,但对于你也许希望了解的硬指标,比如串扰、抖动、带宽、偏移匹配等等,只给出了典型值。数据表还把最大吞吐率等其它指标列为 TBD(待定)。AD7266 并不是伴有粗略数据表的唯一器件。事实似乎是,在最大、最积极的供应商匆忙把自己最新、最有竞争力的器件投放市场时,没有为早期采用者留下足够多的详细资料。Analog Devices 并不是唯一犯这种错误的公司,它的主要对手Texas Instruments 公司也一直是在提供完备的规格细节之前就在大谈其器件。在产品发布后的最初几周,这种情况也许可以理解,但等到两个季度之后还是没有动静,人们的好胃口恐怕早就没了。
  
  当然,Analog Devices公司和 TI 公司并不只是在做些没有意义的事情。在突破 1MS/s(表 2)的 Δ-Σ 转换器(或 Σ-Δ 转换器,这要看你是跟谁说话)领域,他们处于领先地位。在上次调查期间,这类产品尚不存在。当时,这类器件充其量是大学论文而已。首批样品是 TI 公司的 ADS1605 和 ADS1606,以及 Analog Devices 公司的 AD7400 和 AD7401.
  
  ADS1605 和 ADS1625 分别是 16 比特 5MS/s转换器和 18 比特 1.25MS/s转换器。ADS1605 和 ADS1625 的姊妹
  
  产品,即 ADS1606 和 ADS1626,把输出 FIFO 添加到了 I/O 接口。
  
  与这类转换器中的较慢型号一样,一个数字滤波器放在Δ-Σ调制器之后,决定着很多频带内特性,包括 ±0.0025dB 通带纹波、很宽的线性相位带宽,以及急剧跃迁进入抑止带等特性。抑止带衰减至少是 72dB.
  
  数据表规定了最小 SINAD,并且在 100kHz 时的满刻度输入是 -20dB.你如果用它来计算 ENOB,那么对于 ADS1605 和 ADS1625,结果分别是 10 比特和 11.2 比特。笔者通过结合 SNR 趋势线和 THD 趋势线得到了表中的估算值,-20dB 满刻度时的最小值与典型值之比是额定的。根据数据表的特性曲线,在动态范围的最后 2dB,SNR 和 THD 都急剧恶化 10dB 以上,这个奇怪的特性使人们更难评估这些器件在 20dB 满刻度点以外其它点的性能。
  
  Analog Devices 公司的 AD7400 和 AD7401 分别是 16 比特 10MS/s自计时Σ-Δ转换器和 16 比特 20MS/s外部计时Σ-Δ转换器。截止写稿时为止,AD740x 转换器在 IC ADC 当中很不寻常,独特的也许就是它们包含一个平面绝缘变压器,使你能够取消在很多交流电机控制和数据采集应用中都要求的电流隔离。该公司的隔离承受测试在器件上施加了 4.5kV 电压,持续 1s,泄漏电流极限为 5μA,按照 UL1577 标准进行。部分放电测试允许的最大值为 5pC,电压为 1.67kV,持续 1s,按照 EN60747-5-2 标准进行。在 UL、CSA、IEC、VDE、DIN 和 EN 针对隔离、绝缘和工作电压的标准方面,这些器件已经得到或正在申请批准。
  
  炙手可热的流水线转换器
  
  闪速转换器是最快的转换器架构,受限于以下事实:它对每个代码都需要一个n比特精度的比较器。因此,它的面积和最终成本与2n成比例,其中 n 是比特数。一种称为折叠式的电路技术减少了比较器的数量,但在超过8比特左右分辨率的转换器中很少见(参考文献 3)。National Semiconductor 公司的ADC-081000就是一种使用折叠和内插架构的商品化转换器,它是一种1GS/s 8比特器件,打算用于数字示波器、测量仪器和直接射频下变频设备(参考文献 4)。该公司最近才发布这种器件,截止发稿时,还没有提供最终性能极限。National Semiconductor 公司预定很快投入生产并上市该产品,价格为 100 美元(批量1000 件)。
  
  流水线式转换器是针对各种超过 8 比特分辨率(表 3)的最快的常见架构。不论是从商品角度还是从学术实验角度,流水线转换器一直是重大开发的课题。在超过大约 12 比特后,流水线转换器设计就使用各种校准方法来消除初期的非线性。在各公司竞相制造速度更快、分辨率更大、功耗并不相应增加的转换器时,这种做法尤其常见。
  
  在流水线转换器方面,最值得注意的趋势包括提高取样速率、增加每个取样速率节点的 ENOB、提供更多的多通道器件。多通道转换器尤其适合于成像和通信领域,在成像领域,大型阵列很常见,而在通信领域,I/Q 通道需要匹配良好的信号链。
  
  Texas Instruments 公司率先把多条通道包含进产品中,每个封装中有 8 条通道,这些产品是 ADS5270、ADS5271 和 ADS5272,它们分别是 40MMS/s、50MMS/s 和 65MS/s的 12 比特转换器。如果说该公司宣布各项最低值时,典型值为 11.3 比特的 ENOB 没有引起太大震动,那么对于便携式超声波设备等成像应用,这样的通道密度和低功耗(每封装不到 1W)应该很有吸引力。
  
  每条通道的转换器都连接到一个串行器和一个 LVDS 驱动器。一个外部取样时钟同步驱动 8 个采样/保持放大器和一个 PLL,该 PLL 生成了输出比特时钟。取样时钟和比特时钟在 LVDS 输出端上都可用。
  
  Analog Devices 公司的多通道流水线式转换器包括 AD9229 12比特转换器和 AD9289 8比特转换器。两种器件的工作速度都是 65MS/s,都提供 LVDS 数据输出和比特时钟输出。典型 ENOB 分别是 11.4 比特和 7.5 比特。同样,截止写稿时,该公司还没有提供极限规格,因此很难评估这些器件在总体上的性能如何。
  
  Maxim 公司的 MAX1126 和 MAX1127 分别是 4 通道 40MS/s 和 65MS/s流水线式转换器,采用 1.8V 电源工作。与其它多通道转换器类似,MAX1126 和 MAX1127 共享一个片上基准、一个时钟缓冲器、一个 PLL、一个控制结构,使总功耗不超过 2/3W.这些转换器的差分输入范围扩大到了 1.4V p-p.最小 ENOB 在 19.3MHz 时为 10.8 比特。
  
  值得关注的单通道流水线式转换器包括 14 比特转换器 TelASIC TC1410,它的工作速度是 240MS/s,带宽是 1GHz,并带有恰当的输入匹配网。Linear Technology 公司的 14 比特 LTC1750 和 Maxim 公司的 15 比特 MAX1427 也值得关注。这两种器件的工作速度都是 80MS/s,都提供 11.8 ENOB,不过分辨率不一样,LTC1750 是 30 MHz,而 MAX1427 是 15 MHz.
  
  还有更多的新器件也是流水线式的。有几家制造商正计划在第三、四季度推出高速转换器,因此你可以让“争当第一”游戏继续下去。运气好的话,对于过去两个季度或更早之前发布的器件,他们还将会补充当时没有提供的规格细节。
  
  附文:单值悖论
  
  单值规格对多参数现象的有限用途会随着模拟域中的某些规律性而增加,高速转换器也不例外(参考文献 A)。有些 OEM 设计商需要规格有保证、价格有竞争力的部件,而有些热心支持客户的转换器制造商所做的参数测试已经占了 IC 的出厂总成本的很大一部分,对于这些设计商和制造商,这个问题有些自相矛盾。例如,时钟速率、输入频率和工作温度是影响转换器性能的三个参数。从这个角度而言,单值 ENOB(有效比特数)规格尽管由于简单而具有吸引力,但包含的信息不太可能像你希望的那样多,除非限定信号和工作条件的各项标准强有力地指导你的应用。
  
  芯片制造商早就在利用特性曲线来补充他们的规格表,这些曲线通常代表从一次性 α测试所收集的数据的统计平均值。持续进行的工艺监视和成品率优化往往会使关键参数处于中心位置,并伴随得到良好控制的分布,因此这些数据的有效寿命超过了作为它们基础的晶圆。另外,一些制造商提供参数分布柱状图,它们帮助描绘典型性能和规格表最大值及最小值之间的关系。在针对多参数措施进行特性曲线的解释时,有一个难题是它们只提供器件性能的二维片段,因此你不得不估计3个或更多参数维数度中的拐角大小。
  
  对于高速 ADC,最不直观的关系包括噪声特性、失真特性和寄生特性,它们是时钟速率和输入频率的函数。因此,应寻找那些试图用图形来澄清这些复杂关系的制造商,这是值得注意的事情。Texas Instruments 公司在 ADS5500 转换器(14 比特、125MS/s)的数据表中就是这么做的(图 A)。
  
  图A,TI公司ADS5500的SNR(a)、无寄生动态范围(b)及二次谐波失真与取样率和输入频率之间的函数关系曲线,显示了转换器性能与信号传输条件之间的复杂关系。(TI供稿)
  
  参考文献
  
  A. Israelsohn, Joshua, “Click picks,” EDN, May 1, 2003, pg 67.
  
  参考文献
  
  1. Israelsohn, Joshua, “Blindingly fast ADCs,” EDN, May 10, 2001, pg 53.
  
  2. Israelsohn, Joshua, “Noise 102,” EDN, March 18, 2004, pg 46.
  
  3. Geelen, Govert and Edward Paulus, “An 8b 600 Msps 200 mW CMOS folding ADC using an amplifier preset technique,” Philips Semiconductor, Presented at ISSCC 2004.
  
  4. Taft, Robert, Chris Menkus, Maria Rosaria Tursi, Ols Hidri, and Valerie Pons, “A 1.8V 1.6 Gsps 8b self-calibrating folding ADC with 7.26 ENOB at Nyquist frequency,” National Semiconductor, Presented at ISSCC 2004.

【高速ADC:防止前端冲突】相关文章:

高速ADC的性能测试08-06

ADC信噪比的分析及高速高分辨率ADC电路的实现08-06

抓好防止利益冲突工作总结08-24

防止利益冲突治理动员部署阶段情况报告08-24

渠道冲突的根源08-05

中外的交往与冲突08-17

那次冲突作文04-02

在冲突中成长02-20

冲突优秀作文12-29