您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

视频压缩IPcore设计

时间:2007-1-20栏目:电子通信论文

摘要:介绍了一种基于FPCA技术的视频压缩IPcore(IntellectualPropertycore,智力产权)设计。设计中综合运用了分布式算法、并行运算和流水线单元,通过VerilogHDL(VeriogHardwareDescdPtionLanSuage)硬件描述语言描述运算单元及其结构配置。整个系统能在27MHz系统时钟下工作。
  关键词:视频压缩IPcoreFPCA
  
  现行的视频压缩标准有多种,但基本属于以下两大类:视频会议标准和多媒体标准。视频会议标准包括ITU(IntemationalTelecommunicationUnion)的H.263/H.261等。这些标准主要采用了基于DCT(离散余弦变换)编码、运动补偿等技术,使视频流能以Nx64kbps(N=1~32)的速率传输。
  
  多媒体压缩标准主要包括:MPEG-1、MPEG-2、MPEG-4等,由CCITT和ISO的动态图像专家组(MotionPictureExpertsGroup)制定。MPEG-1主要应用在以CD-ROM为介质的视频上,比特率为1.5Mbps。MPEG-2应用在NTSC/PAL和CCIR601中,比特率为2~10Mbps。MPEG—1和MPEG—2的目的都是有效传输和存储音视频。而MPEG-4是为了提供更有效的视频压缩,基于内容提供广泛的接人方式。它既可以在5-64kbps的移动电话和公共交换网中应用,也可以在4Mbps带宽的电视中应用。
  
  JPEG(JointPhotographicExpertsGroup)标准是一个适用范围广泛的通用标准,由联合图像专家小组制定。它不仅适用于静止图像的压缩,也适用于电视图像序列的帧内图像的压缩[1]。
  
  近年来,随着FPGA技术的日益成熟,愈来愈多的曾使用软件或DSP实现的复杂数字算法开始使用PPCA完成。这当然是由于FPGA的特殊结构和特性,使它可以更加高速和高效地完成这些算法。IPcore技术可以把这些FPGA中的算法设计封装成包(模块)。这些包具有智力产权,可以被继承、共享或购买。
  
  1视频压缩原理和算法实现
  
  视频压缩技术主要利用图像信号的相关、冗余等特性,通过一些变换算法,保留对人眼视觉最重要的部分,进行编码传输。大部分视频压缩利用2D-DCT(二维离散余弦变换)和2D-IDCT(二维反离散余弦变换)变换得到图像的频谱,高精度保留对人眼重要的高频部分,低精度保留低频部分从而对视频流进行压缩[1]。其过程如图1所示。
  
  1.1DCT变换算法
  
  2D-DCT变换是视频压缩中的常用变换[2]。在压缩过程中,将一幅图像分成许多8x8的小块进行变换。
  
  8x8的2D-DCT变换如公式(1)所示:
  
  
  
  如果直接使用公式(1)进行2D-DCT变换,运算量将会十分巨大,普通FPGA很难有效完成整个视频压缩运算。所以需要先把2D-DCT运算进行一些变换,简化计算,减少运算量。
  
  
  
  
  
  
  
  
  
  2D-DCT具有正交可分解性闷,可以通过对输入的矩阵先做一维行变换,再做一维列变换实现。即将8x8数据先按行方向进行累加运算,产生中间矩阵,再对中间矩阵按列方向进行累加运算,最后得到变换结果。2D-DCT可以分解成两个1D-DCT运算,见公式(2)。
  
  将公式(2)展开成矩阵形式,得到公式(3)。计算一个这样的单元需要64个乘法器和56个加法器,运算量还是很大。利用公式(3)的对称性进行变换,可以得到公式(4),使乘法器减少到32个,加法器减少到8个。
  
  一个由公式(4)推演出的分布式乘法器如图2所示。4个乘数(x0…x3)同时与各自的系数(c0…c3)相与,然后相加得到一个和数,这个和数与除2器出来的数相加,得到一个新的累计数。这个新的累加数如果是最后的结果,则输出;如果不是,送入除2器,进行下一步累加。这样,分布式乘法器就可以完成系数yj的运算。
  
  由于DCT运算中的系数Cm是常数,对于拥有RAM单元的FPGA,上述运算也可以使用查ROM表的方法实现。将图2中的虚线内部分,改换ROM单元,如图3所示。这时,(x0…x3)作为ROM表的地址位,通过查表的方式输出和数,进行累加运算。ROM表的地址位宽度为4,存储单元数量DW=24=16。一些生产商提供的综合软件带有IP库,可以调用这些IP库中的ROM模块实现ROM表。例如ALTERA公司的MegafunctionLibrary

[1] [2] 下一页

下页更精彩:1 2 3 4 下一页