您现在的位置: 范文先生网 >> 理工论文 >> 电子通信论文 >> 正文

分层结构高速数字信号处理系统的设计与应用

时间:2007-1-20栏目:电子通信论文

一个大的科研项目都需要多所做人分工协作,以上所述实际上也是总体上为硬件组与软件组所做的任务分配。在进行硬件系统基本功能调试的同时,软件组可以编写人机界面程序、数据库操作程序、模拟数据与处理的脱机版程序。由于用规格语言对实际硬件/软件功能描述存在失真情况,设计阶段的硬件/软件功能划分也难免有不合理之处,但这可在联机调试中得以修正。
分层结构高速数字信号处理系统的设计与应用


3 关键技术

本文用TI公司的高速处理器芯片TMS320VC33实现通用数字信号处理嵌入式系统。

3.1 DSP-BIOS设计

DSP-BIOS软件是实现数字信号处理嵌入式系统通用性的关键所在。TMS320VC33在微处理器(μP)模式下,复位后即运行DSP-BIOS软件;如在微计算机(MP)模式下,复位后运行其内部固化的Boot-Loader程序,然后从外部低速RAM或串口读取DSP-BIOS软件并调入片内高速CACHE进行全速运行。

一个通用DSP-BIOS软件应具有以下功能:

· DSP的初始化;

· 最小系统硬件的自检;

· 与上位机的通信;
分层结构高速数字信号处理系统的设计与应用
    · 接收上位机命令及命令处理;

· 从上位机下载应用程序并执行;

· DSP特殊寄存器的设置,如外总线等待周期数;

· DSP片上功能块(定时器、中断)的控制;

.I/O口的读写(单地址);

· 存储器的读写(成片地址)。

3.2 系统调试过程

系统的调试一般包括两个过程:基本功能调试与正式应用功能调试。

基本功能调试的目的是排除硬件系统。设计与制作中存在的错误,并测试评估每一个子系统(模块或芯片)的功能与性能。调试步骤如下:

· 按设计编程并烧写DSP主板上的可编程逻辑器件(CPLD),确认CPLD器件已正常工作。

· 调试确认DSP芯片。H1和H3信号是所有片内功能块时序的同步时钟,是测量关键点。

· 把DSP-BIOS软件烧写入Flash-ROM,调试确认DSP的Boot-Load过程。若BIOS程序未正常运行,可按流程图3来调试。
分层结构高速数字信号处理系统的设计与应用
    · DSP与PC机接口的调试。在图1所示的分层系统结构中,同处层次二的多个信号处理模块是多块DSP板。各DSP板上都有拨码开关设置的"ID"标识,主机发送的每个命令中都带有板选码,只有"ID"标识与板选码相符的DSP才会响应该命令。因此,只需确认PC机能对一个DSP进行正常复位与其它控制即可。通信调试的关键是检查各标志信号。

.DSP外设的调试。包括DSP板上的主内存,应用板(第三层次)上的RAM、I/O口及ASIC器件的控制接口等。

正式应用功能调试的主要目的是:排除应用软件与应用板上硬件系统中存在的错误,并测试评估整个系统的功能与性能。调试步骤如下:

· 把调试用软件提取为与硬件系统有关的一类子程序库,加入到包括界面与数据库操作的主程序中,形成联机运行的正式应用软件。

上一页  [1] [2] [3] 下一页

下页更精彩:1 2 3 4 下一页